第二章逻辑门电路 在第一章里,我们初步认识了与、或、非三种基本逻辑运算和与非、或非、异或等常用 逻辑运算,在那里,这些运算关系都是用逻辑符号来表示的。而在工程中毎一个逻辑符号都 对应着一种电路,并通过集成工艺作成一种集成器件,称为集成逻辑门电路,逻辑符号仅是 这些集成逻辑门电路的“黑匣子”。本章将逐步揭开这些“黑匣子″的奥秘,介绍集成逻辑 门电路的两种主要类型TL和MoS门电路的工作原理、逻辑功能及外部特性,同时对内部 结构也作一简要介绍。 2.1基本逻辑门电路 能够实现逻辑运算的电路称为逻辑门电路。在用电路实现逻辑运算时,用输入端的电压 或电平表示自变量,用输出端的电压或电平表示因变量。 二极管与门和或门电路 1.与门电路 +Cc(+5V) B 图2.1.1二极管与门(a)电路b)逻辑符号 (1)VA=VB=0V。此时二极管D1和D2都导通,由于二极管正向导通时的钳位作用 L≈0V (2)VA=0V,VB=5V。此时二极管D1导通,由于钳位作用,≈0V,D2受反向电压 而截止 (3)VA=5V,VB=0V。此时D2导通,≈0V,D1受反向电压而截止 (4)A=B=5V。此时二极管D1和D2都截止,=Vcc=5V 把上述分析结果归纳起来列入表2.1.1中,如果采用正逻辑体制,很容易看出它实现逻 辑运算: L=A·B 增加一个输入端和一个二极管,就可变成三输入端与门。按此办法可构成更多输入端的
第二章 逻辑门电路 在第一章里，我们初步认识了与、或、非三种基本逻辑运算和与非、或非、异或等常用 逻辑运算，在那里，这些运算关系都是用逻辑符号来表示的。而在工程中每一个逻辑符号都 对应着一种电路，并通过集成工艺作成一种集成器件，称为集成逻辑门电路，逻辑符号仅是 这些集成逻辑门电路的“黑匣子”。本章将逐步揭开这些“黑匣子”的奥秘，介绍集成逻辑 门电路的两种主要类型 TTL 和 MOS 门电路的工作原理、逻辑功能及外部特性，同时对内部 结构也作一简要介绍。 2.1 基本逻辑门电路 能够实现逻辑运算的电路称为逻辑门电路。在用电路实现逻辑运算时，用输入端的电压 或电平表示自变量，用输出端的电压或电平表示因变量。 一． 二极管与门和或门电路 1．与门电路 A L B +V D D (a) (b) 3kΩ （ +5V） R CC 2 A & B L=A·B 1 图 2.1.1 二极管与门 （a）电路 （b）逻辑符号 （1）VA=VB=0V。此时二极管 D1 和 D2 都导通，由于二极管正向导通时的钳位作用， VL≈0V。 （2）VA=0V，VB=5V。此时二极管 D1 导通，由于钳位作用，VL≈0V，D2 受反向电压 而截止。 （3）VA=5V，VB=0V。此时 D2 导通，VL≈0V，D1 受反向电压而截止。 （4）VA=VB=5V。此时二极管 D1 和 D2 都截止，VL=VCC=5V。 把上述分析结果归纳起来列入表 2.1.1 中，如果采用正逻辑体制，很容易看出它实现逻 辑运算： L = A B 增加一个输入端和一个二极管，就可变成三输入端与门。按此办法可构成更多输入端的 与门
表21.1与门输入输出电压的关系 表212与逻辑真值表 输出 输入 输出 VA(V)VB(V) VL (V) 0055 2.或门电路 A L=A+ 图21.2二极管或门(a)电路(b)逻辑符号 213与门输入输出电压的关系 表214或逻辑真值表 输入 输出 输入 输出 VA(V)VB(V) 五(V) A 0 0 0055 可见,它实现逻辑运算 L=A+B 同样,可用增加输入端和二极管的方法,构成更多输入端的或门。 三极管非门电路 图21.3(a)是由三极管组成的非门电路,非门又称反相器。三极管的开关特性己在第 一章中作过详细讨论,这里重点分析它的逻辑关系。仍设输入信号为+5V或0V。此电路只 有以下两种工作情况 RC L=A L=A
表 2.1.1 与门输入输出电压的关系 表 2.1.2 与逻辑真值表 2．或门电路 A B L D D1 2 R A B L=A+B ≥1 (a) (b) 3kΩ 图 2.1.2 二极管或门 （a）电路 （b）逻辑符号 表 2.1.3 与门输入输出电压的关系 表 2.1.4 或逻辑真值表 可见，它实现逻辑运算： L=A+B 同样，可用增加输入端和二极管的方法，构成更多输入端的或门。 二． 三极管非门电路 图 2.1.3（a）是由三极管组成的非门电路，非门又称反相器。三极管的开关特性已在第 一章中作过详细讨论，这里重点分析它的逻辑关系。仍设输入信号为+5V 或 0V。此电路只 有以下两种工作情况： +V A L 1 T 2 3 R Rb CC C （ +5V） A L=A A L=A 1 1 (a) (b) 输入 输出 A B L 0 0 1 1 0 1 0 1 0 0 0 1 输入 输出 VA（V） VB（V） VL（V） 0 0 5 5 0 5 0 5 0 0 0 5 输入 输出 A B L 0 0 1 1 0 1 0 1 0 1 1 1 输入 输出 VA（V） VB（V） VL（V） 0 0 5 5 0 5 0 5 0 5 5 5
图2.1.3三极管非门(a)电路b)逻辑符号 (1)VA=0V。此时三极管的发射结电压小于死区电压,满足截止条件,所以管子截止, (2)VA=5V。此时三极管的发射结正偏,管子导通,只要合理选择电路参数,使其满 足饱和条件lB>lBs,则管子工作于饱和状态,有V=cs≈0V(0.3Vv)。 把上述分析结果列入表2.1.5中,此电路不管采用正逻辑体制还是负逻辑体制,都满足 非运算的逻辑关系。 表215非门输入输出电压的关系 表216非逻辑真值表 输入 输出 输出 VA (V) Vi (V) A L 0 三.DIL与非门电路 令,前面介绍的二极管与门和或门电路虽然结构简单,逻辑关系明确,但却不实用。例如在 2.1.4所给出的两级二极管与门电路中,会出现低电平偏离标准数值的情况。 为此,常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路,以消除 在串接时产生的电平偏离,并提高带负载能力。 +Icc(+5v) +Cc(+5V) 0.7V L 图2.1.4两级二极管与门串接使用的情况 图2.1.5所示就是由三输入端的二极管与门和三极管非门组合而成的与非门电路。其中, 作了两处必要的修正 (1)一将电阻Rb换成两个二极管D4、Ds,作用是提高输入低电平的抗干扰能力,即 当输入低电平有波动时,保证三极管可靠截止,以输出高电平。 (2)二是增加了R1,目的是当三极管从饱和向截止转换时,给基区存储电荷提供一个 泻放回路。 RI 4.7kQ
图 2.1.3 三极管非门 （a）电路 （b）逻辑符号 （1）VA=0V。此时三极管的发射结电压小于死区电压，满足截止条件，所以管子截止， VL=VCC=5V。 （2）VA=5V。此时三极管的发射结正偏，管子导通，只要合理选择电路参数，使其满 足饱和条件 IB＞IBS，则管子工作于饱和状态，有 VL=VCES≈0V（0.3V）。 把上述分析结果列入表 2.1.5 中，此电路不管采用正逻辑体制还是负逻辑体制，都满足 非运算的逻辑关系。 表 2.1.5 非门输入输出电压的关系 表 2.1.6 非逻辑真值表 三． DTL 与非门电路 前面介绍的二极管与门和或门电路虽然结构简单，逻辑关系明确，但却不实用。例如在 图 2.1.4 所给出的两级二极管与门电路中，会出现低电平偏离标准数值的情况。 为此，常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路，以消除 在串接时产生的电平偏离，并提高带负载能力。 0V 5V +V +V L 5V D D D D 3kΩ （ +5V） R CC 2 1 1 CC R 2 （ +5V） 0.7V 1.4V 3kΩ 图 2.1.4 两级二极管与门串接使用的情况 图 2.1.5 所示就是由三输入端的二极管与门和三极管非门组合而成的与非门电路。其中， 作了两处必要的修正： （1）一将电阻 Rb 换成两个二极管 D4、D5，作用是提高输入低电平的抗干扰能力，即 当输入低电平有波动时，保证三极管可靠截止，以输出高电平。 （2）二是增加了 R1，目的是当三极管从饱和向截止转换时，给基区存储电荷提供一个 泻放回路。 A B C L +V D D D 1 2 D D 3 1 R 2 3 CC（ +5V） R1 Rc T 4 5 P 3kΩ 1kΩ 4.7kΩ 输入 A 输出 L 0 1 1 0 输入 VA（V） 输出 VL（V） 0 5 5 0
图2.1.5D∏L与非门电路 该电路的逻辑关系为 (1)当三输入端都接高电平时(即IA=VB=Ic=5V),二极管D1~D3都截止,而D4 D5和T导通。可以验证,此时三极管饱和,V=Is≈0.3V,即输出低电平 (2)在三输入端中只要有一个为低电平0.3V时,则阴极接低电平的二极管导通,由于 二极管正向导通时的钳位作用,vp≈1V,从而使D4、D和T都截止,H=Vc=5V,即输出 高电平。 可见该电路满足与非逻辑关系,即: L=A·B.C 把一个电路中的所有元件,包括二极管、三极管、电阻及导线等都制作在一片半导体芯 片上,封装在一个管壳内,就是集成电路。图2.1.5就是早期的简单集成与非门电路,称为 二极管一三极管逻辑门电路,简称DIL电路。 2.2TTL逻辑门电路 DIL电路虽然结构简单,但因工作速度低而很少应用。由此改进而成的TTL电路,问 世几十年来,经过电路结构的不断改进和集成工艺的逐步完善,至今仍广泛应用,几乎占据 着数字集成电路领域的半壁江山 TTL与非门的基本结构及工作原理 1.TIL与非门的基本结构 我们以DIL与非门电路为基础,根据提高电路功能的需要,从以下几个方面加以改进, 从而引出TL与非门的电路结构。 1.6kg T D Re? 中间级 图221T∏L与非门电路 首先考虑输入级,DIL是用二极管与门做输入级,速度较低。仔细分析我们发现电路 中的D、D2、D3、D4的P区是相连的。我们可用集成工艺将它们做成一个多发射极三极管。 这样它既是四个PN结,不改变原来的逻辑关系,又具有三极管的特性。一旦满足了放大的 外部条件,它就具有放大作用,为迅速消散T2饱和时的超量存储电荷提供足够大的反向基 极电流,从而大大提高了关闭速度。详细情况后面再讲 +lca+5V口 9+Icc 0+5va A
图 2.1.5 DTL 与非门电路 该电路的逻辑关系为： （1）当三输入端都接高电平时（即 VA=VB=VC=5V），二极管 D1～D3 都截止，而 D4、 D5 和 T 导通。可以验证，此时三极管饱和， VL =VCES 0.3V ，即输出低电平。 （2）在三输入端中只要有一个为低电平 0.3V 时，则阴极接低电平的二极管导通，由于 二极管正向导通时的钳位作用，VP≈1V，从而使 D4、D5 和 T 都截止，VL=VCC=5V，即输出 高电平。 可见该电路满足与非逻辑关系，即： L = A B C 把一个电路中的所有元件，包括二极管、三极管、电阻及导线等都制作在一片半导体芯 片上，封装在一个管壳内，就是集成电路。图 2.1.5 就是早期的简单集成与非门电路，称为 二极管—三极管逻辑门电路，简称 DTL 电路。 2.2 TTL 逻辑门电路 DTL 电路虽然结构简单，但因工作速度低而很少应用。由此改进而成的 TTL 电路，问 世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据 着数字集成电路领域的半壁江山。 一． TTL 与非门的基本结构及工作原理 1．TTL 与非门的基本结构 我们以 DTL 与非门电路为基础，根据提高电路功能的需要，从以下几个方面加以改进， 从而引出 TTL 与非门的电路结构。 +V V 1 2 3 1 2 3 D 1 2 3 1 3 CC（ +5V） R 130Ω A B C T T T R T 4kΩ Rb 1 1 2 4 3 c2 c4 Re2 o V V c2 e2 输入级 中间级 输出级 1.6kΩ 1kΩ 图 2.2.1 TTL 与非门电路 首先考虑输入级，DTL 是用二极管与门做输入级，速度较低。仔细分析我们发现电路 中的 Dl、D2、D3、D4 的 P 区是相连的。我们可用集成工艺将它们做成—个多发射极三极管。 这样它既是四个 PN 结，不改变原来的逻辑关系，又具有三极管的特性。一旦满足了放大的 外部条件，它就具有放大作用，为迅速消散 T2 饱和时的超量存储电荷提供足够大的反向基 极电流，从而大大提高了关闭速度。详细情况后面再讲。 B A C +V +V 1 3 R P CC （+5V（ CC （+5V（ A B C T P P N P N N N b1 R 1
图222TL与非门输入级的由来(a)二极管与门(b)多发射极三极管 第二,为提高输出管的开通速度,可将二极管D改换成三极管T2,逻辑关系不变。同 时在电路的开通过程中利用T2的放大作用,为输出管T提供较大的基极电流,加速了输出 管的导通。另外T2和电阻R2、RB2组成的放大器有两个反相的输出端V和VE,以产生两个 互补的信号去驱动T3、T组成的推拉式输出级。 第三,再分析输出级。输出级应有较强的负载能力,为此将三极管的集电极负载电阻 Rc换成由三极管T、二极管D和Rc4组成的有源负载。由于T和T受两个互补信号V和 J的驱动,所以在稳态时,它们总是一个导通,另一个截止。这种结构,称为推拉式输出 级 2.TLL与非门的逻辑关系 因为该电路的输出高低电平分别为3.6V和0.3V,所以在下面的分析中假设输入高低 电平也分别为3.6V和0.3V。 (1)输入全为高电平3.6V时 T2、T3导通,VB1=0.7×3=2.1(V),从而使T的发射结因反偏而截止。此时T的发 射结反偏,而集电结正偏,称为倒置放大工作状态。 由于T饱和导通,输出电压为:V=VcEs≈0.3V 这时V=VB=0.7V,而V2=0.3V,故有V2=V2+I2=V。1V的电压作用于T的基极 使T和二极管D都截止 可见实现了与非门的逻辑功能之一:输入全为高电平时,输出为低电平 1.6kg 截止 2.1\ .4v 截止 T2饱和 T 倒置状态 Ra 饱和 3.6V 图223输入全为高电平时的工作情况 (2)输入有低电平0.3V时
图 2.2.2 TTL 与非门输入级的由来 （a）二极管与门 （b）多发射极三极管 第二，为提高输出管的开通速度，可将二极管 D5 改换成三极管 T2，逻辑关系不变。同 时在电路的开通过程中利用 T2 的放大作用，为输出管 T3 提供较大的基极电流，加速了输出 管的导通。另外 T2 和电阻 RC2、RE2 组成的放大器有两个反相的输出端 VC2 和 VE2，以产生两个 互补的信号去驱动 T3、T4 组成的推拉式输出级。 第三，再分析输出级。输出级应有较强的负载能力，为此将三极管的集电极负载电阻 RC换成由三极管 T4、二极管 D 和 RC4 组成的有源负载。由于 T3 和 T4 受两个互补信号 Ve2和 Vc2 的驱动，所以在稳态时，它们总是一个导通，另一个截止。这种结构，称为推拉式输出 级。 2．TTL 与非门的逻辑关系 因为该电路的输出高低电平分别为 3.6V 和 0.3V ，所以在下面的分析中假设输入高低 电平也分别为 3.6V 和 0.3V。 （1）输入全为高电平 3.6V 时。 T2 、T3 导通，VB1=0.7×3=2.1（V ），从而使 T1 的发射结因反偏而截止。此时 T1 的发 射结反偏，而集电结正偏，称为倒置放大工作状态。 由于 T3 饱和导通，输出电压为：VO=VCES3≈0.3V 这时 VE2=VB3=0.7V，而 VCE2=0.3V，故有 VC2=VE2+ VCE2=1V。1V 的电压作用于 T4 的基极， 使 T4 和二极管 D 都截止。 可见实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。 +V V 3.6V 1 3 1 2 3 1 2 3 D 1 2 3 CC（ +5V） R A C B T T T R T 1K Rb 1 1 2 4 3 c2 c4 Re2 o 2.1V 1.4V 0.7V 1V 0.3V 倒置状态 饱和 饱和 截止 截止 4kΩ 1.6kΩ 130Ω 图 2.2.3 输入全为高电平时的工作情况 （2）输入有低电平 0.3V 时
1.6k9 Q 导通 43LD导通 T2截止 饱和 R 图224输入有低电平时的工作情况 该发射结导通,T的基极电位被钳位到VB1=1V。T、T3都截止。由于T2截止,流过Rc2 的电流仅为T的基极电流,这个电流较小,在Rc2上产生的压降也较小,可以忽略,所以 B≈V=5V,使T4和D导通,则有: V≈clEV=5-0.7-0.7=3.6(V) 可见实现了与非门的逻辑功能的另一方面:输入有低电平时,输出为高电平 综合上述两种情况,该电路满足与非的逻辑功能,是一个与非门 TIL与非门的开关速度 1.TIL与非门提高工作速度的原理 (1)采用多发射极三极管加快了存储电荷的消散过程。设电路原来输出低电平,当电 路的某一输入端突然由高电平变为低电平,T的一个发射结导通,I变为IV。由于T2、Ts 原来是饱和的,基区中的超量存贮电荷还来不及消散,Vε仍维持1.4V。在这个瞬间,T为 发射结正偏,集电结反偏,工作于放大状态,其基极电流l=(Va-V1)/R1, 1.6k9 3 14V T2 T l 0.7v T 图2.2.5多发射极三极管消散T2存储电荷的过程 集电极电流i1=βil。这个i正好是T2的反向基极电流i,可将T2的存贮电荷迅速地拉走, 促使T管迅速截止。T管迅速截止又使T:管迅速导通,而使T3管的集电极电流加大,使 T3的超量存贮电荷从集电极消散而达到截止 (2)采用了推拉式输出级,输出阻抗比较小,可迅速给负载电容充放电
+V V 0.3V 3.6V 1 3 1 2 3 1 2 3 D 1 2 3 R o 130Ω 1 c2 c4 3 B A CC T2 R C R R T 4 b 1 T T 4kΩ e2 1V 5V 3.6V 饱和 截止 截止 导通 导通 4.3V 1.6kΩ 1kΩ 图 2.2.4 输入有低电平时的工作情况 该发射结导通，T1 的基极电位被钳位到 VB1=1V。T2、T3 都截止。由于 T2 截止，流过 RC2 的电流仅为 T4 的基极电流，这个电流较小，在 RC2 上产生的压降也较小，可以忽略，所以 VB4≈VCC=5V ，使 T4 和 D 导通，则有： VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V） 可见实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。 综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。 二． TTL 与非门的开关速度 1．TTL 与非门提高工作速度的原理 （1）采用多发射极三极管加快了存储电荷的消散过程。设电路原来输出低电平，当电 路的某一输入端突然由高电平变为低电平，T1 的一个发射结导通，VB1 变为 1V。由于 T2、T3 原来是饱和的，基区中的超量存贮电荷还来不及消散，VB2 仍维持 1.4V。在这个瞬间，T1 为 发射结正偏，集电结反偏，工作于放大状态，其基极电流 iB1=（VCC-VB1）/Rb1， +V 0.3V 3.6V V 1 3 1 2 3 1 2 3 R 1 c2 3 B A CC T2 R C R T b 1 T e2 1V 1.4V 0.7V β iB1 iB1 o 4kΩ 1.6kΩ 1kΩ 图 2.2.5 多发射极三极管消散 T2存储电荷的过程 集电极电流 iC1=β1iB1。这个 iC1 正好是 T2 的反向基极电流 iB2，可将 T2 的存贮电荷迅速地拉走， 促使 T2 管迅速截止。T2 管迅速截止又使 T4 管迅速导通，而使 T3 管的集电极电流加大，使 T3 的超量存贮电荷从集电极消散而达到截止。 （2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电
+ld+5V囗 截止 充电 C 电下G (b) 2.TTL与非门传输延迟时间lpd 当与非门输入一个脉冲波形时,其输出波形有一定的延迟,如图所示。定义了以下两个 延迟时间 导通延迟时间p一从输入波形上升沿的中点到输出波形下降沿的中点所经历的时 间 截止延迟时间lH一从输入波形下降 沿的中点到输出波形上升沿的中点所经历的 时间 与非门的传输延迟时间是lpL和lPLH 的平均值。即 图227TTL与非门的传输时间 一般T∏L与非门传输延迟时间 lpd的值为几纳秒~十几个纳秒 三.TIL与非门的电压传输特性及抗干扰能力 1.电压传输特性曲线 与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线,即 。f(V),它反映了电路的静态特性
+V V +V V 1 2 3 1 2 3 D 1 2 3 D 1 2 3 c4 CC（+5V（ o 截止 T3 4 T 导通 导通 R 充电 CL o 3 CL 截止 T c4 放电 R 截止 T 4 CC（+5V（ 导通 （a） （b） 2．TTL 与非门传输延迟时间 tpd 当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图所示。定义了以下两个 延迟时间： 导通延迟时间 tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时 间。 截止延迟时间 tPLH——从输入波形下降 沿的中点到输出波形上升沿的中点所经历的 时间。 与非门的传输延迟时间 tpd 是 tPHL 和 tPLH 的平均值。即 2 PLH PHL pd t t t + = 一般 TTL 与非门传输延迟时间 tpd 的值为几纳秒～十几个纳秒。 三． TTL 与非门的电压传输特性及抗干扰能力 1．电压传输特性曲线 与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线，即 V o=f（Vi），它反映了电路的静态特性。 图 2.2.7 TTL 与非门的传输时间 tPHL tPLH Vo Vi
Vo(V 6m(mim5-+-34Y C(1.3V,2.48v 图228传输特性的测试方法 图229TL与非门的电压传输特性 (1)AB段(截止区)。 (2)BC段(线性区)。 (3)CD段(过渡区)。 (4)DE段(饱和区)。 2.几个重要参数 从T∏L与非门的电压传输特性曲线上,我们可以定义几个重要的电路指标。 (1)输出高电平电压VoH—VoH的理论值为3.6V,产品规定输出高电压的最小值VoH min=2.4V,即大于2.4V的输出电压就可称为输出高电压VoHs (2)输出低电平电压VoL-—VouL的理论值为0.3V,产品规定输出低电压的最大值VoL maxy=0.4V,即小于0.4V的输出电压就可称为输出低电压VoL 由上述规定可以看出,TL门电路的输出高低电压都不是一个值,而是一个范围。 (3)关门电平电压VoH一是指输出电压下降到 OH (min)时对应的输入电压。显然只 要VVoN,V就是低电压,所以IoN就是输入高电压的最小值,在产品手册中常称为输入 高电平电压,用 VIH (min)表示。从电压传输特性曲线上看Wcmn(oN)略大于1.3V,产 品规定 VIH C=2V (5)阈值电压V—决定电路截止和导通的分界线,也是决定输出高、低电压的分界 线。从电压传输特性曲线上看,Vh的值界于VoH与VoN之间,而Vor与VoN的实际值又差 别不大,所以,近似为h≈VH≈VoN。是一个很重要的参数,在近似分析和估算时, 常把它作为决定与非门工作状态的关键值,即VV 与非门关门,输出高电平。哂又常被形象化地称为门槛电压。Vh的值为1.3V~1.4V 3.抗干扰能力 TIL门电路的输出高低电平不是一个值,而是一个范围。同样,它的输入高低电平也
& V V Vo Vi 0.5 0.5 1.0 1.0 1.5 1.5 2.0 2.0 2.5 2.5 3.0 3.0 3.5 3.5 4.0 4.0 A B C D E 2.4V 0.4V VOL（ max） VOH（ min） Vo Vi VOFF VO N (V) (V) A(0V,3.6V) B(0.6V,3.6V) C(1.3V,2.48V) D(1.4V,0.3V) E(3.6V,0.3V) 图 2.2.8 传输特性的测试方法 图 2.2.9 TTL 与非门的电压传输特性 （1）AB 段（截止区）。 （2）BC 段（线性区）。 （3）CD 段（过渡区）。 （4）DE 段（饱和区)。 2．几个重要参数 从 TTL 与非门的电压传输特性曲线上，我们可以定义几个重要的电路指标。 （1）输出高电平电压 VOH——VOH 的理论值为 3.6V，产品规定输出高电压的最小值 VOH （min）=2.4V，即大于 2.4V 的输出电压就可称为输出高电压 VOH。 （2）输出低电平电压 VOL——VOL 的理论值为 0.3V，产品规定输出低电压的最大值 VOL （max）=0.4V，即小于 0.4V 的输出电压就可称为输出低电压 VOL。 由上述规定可以看出，TTL 门电路的输出高低电压都不是一个值，而是一个范围。 （3）关门电平电压 VOFF——是指输出电压下降到 VOH（min）时对应的输入电压。显然只 要 Vi＜VOff，Vo 就是高电压，所以 VOFF就是输入低电压的最大值，在产品手册中常称为输入 低电平电压，用 VIL（max）表示。从电压传输特性曲线上看 VIL（max）（VOFF）≈1.3V，产品规 定 VIL（max）=0.8V。 （4）开门电平电压 VON——是指输出电压下降到 VOL（max）时对应的输入电压。显然只 要 Vi＞VON，Vo 就是低电压，所以 VON 就是输入高电压的最小值，在产品手册中常称为输入 高电平电压，用 VIH（min）表示。从电压传输特性曲线上看 VIH（min）（VON）略大于 1.3V，产 品规定 VIH（min）=2V。 （5）阈值电压 Vth——决定电路截止和导通的分界线，也是决定输出高、低电压的分界 线。从电压传输特性曲线上看，Vth 的值界于 VOFF与 VON 之间，而 VOFF与 VON 的实际值又差 别不大，所以，近似为 Vth≈VOFF≈VON。Vth 是一个很重要的参数，在近似分析和估算时， 常把它作为决定与非门工作状态的关键值，即 Vi＜Vth，与非门开门，输出低电平；Vi＞Vth， 与非门关门，输出高电平。Vth 又常被形象化地称为门槛电压。Vth 的值为 1.3V～1.４V。 3．抗干扰能力 TTL 门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也
有一个范围,即它的输入信号允许一定的容差,称为噪声容限 在图2.2.11中若前一个门G输出为低电压,则后一个门G2输入也为低电压。如果由 于某种干扰,使Gi2的输入低电压高于了输出低电压的最大值 VoL o),从电压传输特性曲线 上看,只要这个值不大于VoH,G2的输出电压仍大于 VoH C),即逻辑关系仍是正确的。因 此在输入低电压时,把关门电压VoH与 VoL (max)之差称为低电平噪声容限,用INL来表示 低电平噪声容限INL=VoH- VoL)=0.8V-0.4V=0.4V 3.6v 电平电压 3.6V 的范围 2.4V 2.4V 低电平电压 的范围 国时 图22.10输出高低电平的电压范围 图22.11噪声容限图解 若前一个门G1输出为高电压,则后一个门G2输入也为高电压。如果由于某种干扰,使 G2的输入低电压低于了输出高电压的最小值 VoH (min),从电压传输特性曲线上看,只要这个 值不小于VoN,G2的输出电压仍小于oLm,逻辑关系仍是正确的。因此在输入高电压时, 把VoH(m与开门电压VoN与之差称为高电平噪声容限,用INH来表示,即 高电平噪声容限NH=VoH(miny-VoN=2.4V-2.0V=0.4V 噪声容限表示门电路的抗干扰能力。显然,噪声容限越大,电路的抗干扰能力越强 通过这一段的讨论,也可看出二值数字逻辑中的“0”和“1”都是允许有一定的容差的, 也是数字电路的一个突出的特点。 四.TIL与非门的带负载能力 在数字系统中,门电路的输出端一般都要与其他门电路的输入端相连,称为带负载 个门电路最多允许带几个同类的负载门?就是这一部分要讨论的问题 1.输入低电平电流l与输入高电平电流l 这是两个与带负载能力有关的电路参数。 (1)输入低电平电流是指当门电路的输入端接低电平时,从门电路输入端流出的电 流。可以算出lu =l(mA),产品规定l<1.6mA
有一个范围，即它的输入信号允许一定的容差，称为噪声容限。 在图 2.2.11 中若前一个门 G1 输出为低电压，则后一个门 G2 输入也为低电压。如果由 于某种干扰，使 G2 的输入低电压高于了输出低电压的最大值 VOL（max），从电压传输特性曲线 上看，只要这个值不大于 VOFF，G2 的输出电压仍大于 VOH（min），即逻辑关系仍是正确的。因 此在输入低电压时，把关门电压 VOFF 与 VOL（max）之差称为低电平噪声容限，用 VNL 来表示， 即 低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 图 2.2.10 输出高低电平的电压范围 图 2.2.11 噪声容限图解 若前一个门 G1 输出为高电压，则后一个门 G2 输入也为高电压。如果由于某种干扰，使 G2 的输入低电压低于了输出高电压的最小值 VOH（min），从电压传输特性曲线上看，只要这个 值不小于 VON，G2 的输出电压仍小于 VOL（max），逻辑关系仍是正确的。因此在输入高电压时， 把 VOH（min）与开门电压 VON 与之差称为高电平噪声容限，用 VNH 来表示，即 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V 噪声容限表示门电路的抗干扰能力。显然，噪声容限越大，电路的抗干扰能力越强。 通过这一段的讨论，也可看出二值数字逻辑中的“0”和“1”都是允许有一定的容差的，这 也是数字电路的一个突出的特点。 四．TTL 与非门的带负载能力 在数字系统中，门电路的输出端一般都要与其他门电路的输入端相连，称为带负载。一 个门电路最多允许带几个同类的负载门？就是这一部分要讨论的问题。 1．输入低电平电流 IIL 与输入高电平电流 IIH 这是两个与带负载能力有关的电路参数。 （1）输入低电平电流 IIL 是指当门电路的输入端接低电平时，从门电路输入端流出的电 流。可以算出 1(mA) 4 5 1 b1 CC B1 IL = − = − = R V V I , 产品规定 IIL＜1.6mA。 2.4V 3.6V 0.4V 0V “1” “0” 高电平电压 的范围 的范围 低电平电压 Vo & Vo & & & G0 G1 G2 Gn 2.4V 3.6V 0.4V 0V Vo 输入“1” 输入“0” 输出“1” 输出“0” Vi 3.6V 2V 0.8V 0V VOH（min） V ON V VOFF VNH NL V & Vo Vi & G1 G2 OL（max） 0.3V +V 1 3 b1 B1 T R 1 i CC 4K 1V IL I
图22.12门电路带负载的情况 图2213输入低电平电流l (②)输入高电平电流/是指当门电路的输入端接高电平时,流入输入端的电流。有两 种情况 ①寄生三极管效应。当与非门一个输入端(如A端)接高电平,其它输入端接低电平 这时l=Bln,Bp为寄生三极管的电流放大系数。 ②倒置工作状态。当与非门的输入端全接高电平,这时,T1的发射结反偏,集电结正偏, 工作于倒置的放大状态。这时lm=Bl1,B1为倒置放大的电流放大系数 由于βp和B的值都远小于1,所以lm的数值比较小,产品规定lβl时,T3脱离饱和,输出低电平升高。前面提到过输 出低电平不得高于oLcm)=0.4V。因此,把输出低电平时允许灌入输出端的电流定义为输 出低电平电流l,这是门电路的一个参数,产品规定lox=16mA。由此可得出,输出低电平 时所能驱动同类门的个数为 NoL称为输出低电平时的扇出系数
图 2.2.12 门电路带负载的情况 图 2.2.13 输入低电平电流 IIL （2）输入高电平电流 IIH 是指当门电路的输入端接高电平时，流入输入端的电流。有两 种情况。 ①寄生三极管效应。当与非门一个输入端（如 A 端）接高电平，其它输入端接低电平， 这时 IIH=βPIB1，βP 为寄生三极管的电流放大系数。 ②倒置工作状态。当与非门的输入端全接高电平，这时，T1 的发射结反偏，集电结正偏， 工作于倒置的放大状态。这时 IIH=βiIB1，βi 为倒置放大的电流放大系数。 由于βp 和βi 的值都远小于 1，所以 IIH 的数值比较小，产品规定 IIH＜40uA。 3.6V +V 0.3V 3.6V +V 1 3 1 3 1 B1 i b 1 R CC 4K IIH T A B C 1V b 1 I B1 IH T R 1 i CC 4K A 2.1V 1.4V (a) (b) 图 2.2.14 输入高电平电流 IIH 2．带负载能力 （1）灌电流负载。当驱动门输出低电平时，驱动门的 T4、D 截止，T3 导通。这时有电 流从负载门的输入端灌入驱动门的 T3 管，“灌电流”由此得名。灌电流的来源是负载门的输 入低电平电流 IIL，如图 2.2.15 所示。很显然，负载门的个数增加，灌电流增大，即驱动门 的 T3 管集电极电流 IC3 增加。当 IC3＞βIB3 时，T3 脱离饱和，输出低电平升高。前面提到过输 出低电平不得高于 VOL（max）=0.4V。因此，把输出低电平时允许灌入输出端的电流定义为输 出低电平电流 IOL，这是门电路的一个参数，产品规定 IOL=16mA。由此可得出，输出低电平 时所能驱动同类门的个数为： IL OL OL I I N = NOL 称为输出低电平时的扇出系数