6.7.1 时序可编程逻辑器件中的宏单元 6.7.2 时序可编程逻辑器件的主要类型 6.7.3 通用阵列逻辑GAL

广东海洋大学：《数字电子技术》课程教学资源（PPT课件）6.4.1 简单同步时序逻辑电路的设计 6.4.2 复杂时序逻辑电路的设计 6.5 时序逻辑电路中的竞争—冒险现象

6.1 概述 6.2 时序电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.6用multisim分析时序逻辑电路

无论是组合电路,还是时序电路,其电路设计的宗 旨是一样的:在达到功能要求的前提下,使电路最稳定、 最简单。 时序逻辑电路的设计思路是:针对某一给定逻辑要 求,选择几个逻辑状态(越少越好)来描述它,再用某 种类型的触发器来实现这一逻辑功能

6.1 设计时序逻辑电路的原则 6.2 时序逻辑电路的设计方法与步骤 6.3 同步时序逻辑电路设计 (时钟同步状态机的设计)

6.1时序逻辑电路的基本概念 6.2时序逻辑电路的一般分析方法 6.3计数器 6.4数码寄存器与移位寄存器 6.5时序逻辑电路的设计方法

6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例

6.2.1 分析同步时序逻辑电路的一般步骤 6.2.2 同步时序逻辑电路分析举例

6.1 时序逻辑电路的基本概念 6.2 时序逻辑电路的分析方法 6.3 同步时序逻辑电路的设计方法

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成