第一节 数据类型定义 第二节 提取对象的信息

第一节 VHDL构件 第二节 基本语言结构 第三节 设计描述层次

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 TOP_DOWN 流程

寻址存储器（RAM 和 ROM） ROM 和 RAM 属于通用大规模器件，一般不需要自行设 计，特别是采用 PLD 器件进行设计时； 但是在数字系统中，有时也需要设计一些小型的存储器 件，用于特定的用途：临时存放数据，构成查表运算等。 此类器件的特点为地址与存储内容直接对应，设计时将 输入地址作为给出输出内容的条件；

具体描述电路各元件的端口及其连接； 以基本元件为基础逐级构建； 元件：已经定义的电路模块（实体），可以来自标准库中，也 可以是自己或他人以前编译过的实体； 元件的基本要点： 元件名 输入/输出端口特点；