Mealy 状态机设计要点： 设定若干状态； 用输入和状态控制进程； 用 case 语句分别选择每一个状态； 用 if 语句确定输入条件，指定相应的下一状态和输出值； 输出立即赋值（使用一个进程）；

一、相关专业名词 EDA: Electronic Design Automation电子设计自动化 GAL: Generic Array Logic通用阵列逻辑 PLD: Programmable Logic Device可编程逻辑器件 cpD: Complex Programmable Logic Device复杂可编程逻辑器件

《现代控制理论》 《电子创新设计与应用》 《走进深渊》 《微机原理及接口技术》 实习（实践） 《MATLAB 基础及应用》 《传感器与现代检测技术》 《船舶电力系统检测与分析》（双语） 《无人水面航行器技术概论》 《电机与拖动基础》 《电力系统分析基础》 《电路分析》 《电路原理》 实验 《电子设计创新 1》 《电子设计创新 2》 《电子设计自动化》 《供电技术》 《供电技术课程设计》 《控制电机》 《模拟电子技术实验（双语）》实验 《水下机器人技术》 《信号分析与处理》 《虚拟仪器技术》 习（实践） 《电子技术基础》

段码显示驱动模式 同时点亮七段显示器的七节LED，将需电流： 10mA×7＝70mA 若同时点亮6个七段显示器，则总电流高达： 70mA×6＝420mA≈0.5A

一个简单频率计的设计（带BCD计数器、LED 七段码显示控制） 频率计的基本原理：将输入信号频率与基准时钟 频率进行比较

5.1 信号的分类 静态同步 ASIC 中的所有信号可以分为以下三种：时钟、控制信号和数据

1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的 HDL编辑环境。通常VHDL文件保存为.vhd文件 2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑 功能是否正确（也叫前仿真，对简单的设计可以跳过这一步， 只在布线完成以后，进行时序仿真）

并行语句 顺序语句 体现电路硬件的特点：各元件/信号相互影响，同时发生变化 体现设计人员的思路：现象的因果关系、局部与整体的关系 并行语句 模拟结构体中电路硬件的变化特点

时序电路的信号变化特点： 同步时序电路以时钟信号为驱动；电路内部信号的变化 （或输出信号的变化）只发生在特定的时钟边沿；其他时刻 输入信号的变化对电路不产生影响；

第一章作业 1. Top_Down设计方法主要包括哪几个层 次？分别包含什么内容？ 2. 什么是IP核？学习VHDL与掌握IP核技 术的关系是什么？ 7. FPGA/CPLD的主要优缺点是什么？ ASIC的主要优缺点是什么？