1.PROM和PAL的结构是 A.PROM的与阵列固定,不可编程B.POM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程 2.当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有 A.触发器B.晶体管C.MOS管D.电容

本章首先讨论几种由集成与非门构成的双稳态触发器。然后讨论由双稳态触发器组成的各种寄存器、计数器。最后举出实例

什么是序列信号? 序列信号是把一组0、1数码按一定规则顺序排列的串行信 号,可以做同步信号、地址码、数据等,也可以做控制信号。 这一节非常重要,是中规模集成电路的综合运用

4.1.1 基本RS触发器 4.1.2 同步RS触发器 4.1.3 主从RS触发器 4.1.4 主从JK触发器 4.1.5 D触发器 4.1.6 T触发器 4.1.7 触发器逻辑功能的转换

N进制计数器是指计数器的状态每经N个计数脉冲循环一 次，即输入N个计数脉冲，计数器给出一个（进位）输出 脉冲。故可作为分频比为N的分频器使用

一、寄存器 寄存器是用来寄存数码的逻辑部件，所以必须具备接收和寄存数码的 功能。任何一种触发器都可以构成寄存器，每一个触发器存放一位二进制数 或一个逻辑变量，用n个触发器组成的寄存器就可以存放n位二进制数或n个 逻辑变量

一、同步计数器的分析与设计 1、M=2的同步计数器的分析与设计减法计数 (1)、同步二进制加法计数器

一、实验目的 1 掌握集成J-K触发器逻辑功能的测试方法 2 了解并验证触发器的逻辑功能及相互转换的方法 3 学习用J-K触发器构成简单时序逻辑电路的方法 4 熟悉示波器的使用

1、试用上升沿D触发器组成一个4位二进制异步加法计数器并画出波形图 2、试用上升沿D触发器组成一个4位二进制异步减法计数器并画出波形图

这一章,介绍一种新的逻辑部件--触发器触发器的“新”在于它具有“记忆功 能,它是构成时序逻辑电路的基本单元。本章首先介绍基本RS触发器的组成原理、特点 和逻辑功能。然后引出能够防止“空翻”现象的主从触发器和边沿触发器。同时,较详细 地讨论RS触发器、JK触发器、D触发器T触发器、T触发器的逻辑功能及其描述方 法。最后,通过一个实例帮你进一步体会触发器的“记忆”功能