第唧节毒系与移薜系 寄存器 寄存器是用来寄存数码的逻辑部件,所以必须具备接收和寄存数码的 功能。任何一种触发器都可以构成寄存器,每一个触发器存放一位二进制数 或一个逻辑变量,用n个触发器组成的寄存器就可以存放n位二进制数或n个 逻辑变量。 常用集成寄存器分类: ★由多个(边沿触发)D触发器组成的集成寄存器。 如:74171(4D)、74175(4D)、74174(6D、74273(8D等。 这一类触发器在CP↑作用下,输出接收输入代码,在CP无效时输出保 持不变。 ENoEN,D Q n+1 ★由带使能端(电位控制式)D0 触发器构成的锁存型集成寄存器。0100 0 0 X Q 如:74375(4D)、74363(8D) 74373(8D等。 「1文x高阻 啊阿回回阿回阿呵同回回阿回回回同回回回◆≯會
一、寄存器 寄存器是用来寄存数码的逻辑部件，所以必须具备接收和寄存数码的 功能。任何一种触发器都可以构成寄存器，每一个触发器存放一位二进制数 或一个逻辑变量，用n个触发器组成的寄存器就可以存放n位二进制数或n个 逻辑变量。 常用集成寄存器分类： ★ 由多个（边沿触发）D触发器组成的集成寄存器。 如：74171(4D)、74175(4D)、74174（6D)、74273（8D)等。 ★ 由带使能端（电位控制式）D 触发器构成的锁存型集成寄存器。 如：74375（4D)、74363(8D)、 74373（8D)等。 这一类触发器在CP↑作用下，输出接收输入代码，在CP无效时输出保 持不变。 EN0 EN1 D Qn+1 0 1 1 1 0 1 0 0 0 0 x Q 1 x x 高阻
★集成D触发器415逻辑图 ☆在清0信号的作用下,触发器清0。 ☆在CP↑作用下,输出接收输入代码,在CP无效时输 出保持不变。 D 3 RI 2 O R CR D D D CP↑ R s CP [D]Qn+ 01XX0 寄存器中触发器状态改变 10Xx1是与CP同步,叫做同步送数 11 00方式 回回阿回回阿回啊阿回阿阿回啊啊阿‘≯會
☆ 在清0信号的作用下，触发器清0。 ☆ 在CP↑作用下，输出接收输入代码，在CP无效时输 出保持不变。 ↑ 寄存器中触发器状态改变 是与CP同步，叫做同步送数 方式。 R S CP [D] Qn+1 0 1 X X 0 1 0 X X 1 1 1 ↑ 0 0 1 1 ↑ 1 1 0 0 0 0 R Q D 3 D3 R Q D 2 D2 R Q D 1 D1 R Q D 0 D0 1 1 CR CP D3 D2 D1 D0
☆异步送数:R、S为D触发器异步置0、1控制端 D-D 3 0 为并行数据 4 3 2 1 输入端, R R Q3Q为并 行数据输出,[ 叫做并入 种索空中空啤钟 并出。 D20D11 2 R S CP [D]Q+当接收命令为1时: 01 XX 0 设:D3D2D1D0=1010 0 X X 0 101 在异步置0、1作用下,输出为 1010,达到异步送数目的。 回回阿回回阿回啊阿回阿阿回啊啊阿‘≯會
4 Q D S R & & 3 Q D S R & & 2 Q D S R & & 1 Q D S R & & D3 D2 D1 D0 ☆ 异步送数：R、S为D触发器异步置0、1控制端 D3~D0 为并行数据 输入端 ， Q3~Q0 为 并 行数据输出， 叫做并入－ 并出。 R S CP [D] Qn+1 0 1 X X 0 1 0 X X 1 1 1 ↑ 0 0 1 1 ↑ 1 1 当接收命令为1时： 设：D3D2D1D0=1010 1 0 1 0 1 0 1 0 0 1 1 在异步置0、1作用下，输出为 1010，达到异步送数目的。 1 0 0 1 1 0
、移位寄存器 移位寄存器是实现移位和寄存数码功能的逻辑部件。 目前常用的集成移位寄存器种类很多,如74164、 74165、74166均为八位单向移位寄存器,74195为四位 单向移存器,74194为四位双向移存器,74198为八位 双向移存器。 可叶V串入 1、左移移位寄存器 3 2 CP移存 脉冲 ☆由四级D触发器组成四位左移移位寄存器。 ☆第一级D触发器接输入信号V,其余触发器输入D接前级 输出Q,所有CP连在一起接输入移存脉冲,是同步工作方式 回回阿回回阿回啊阿回阿阿回啊啊阿‘≯會
移位寄存器是实现移位和寄存数码功能的逻辑部件。 目前常用的集成移位寄存器种类很多，如74164、 74165、74166均为八位单向移位寄存器，74195为四位 单向移存器，74194为四位双向移存器，74198为八位 双向移存器。 1、左移移位寄存器 ☆ 由四级D触发器组成四位左移移位寄存器。 ☆ 第一级D触发器接输入信号Vi ，其余触发器输入D接前级 输出Q,所有CP连在一起接输入移存脉冲，是同步工作方式。 移存 脉冲 CP Q D 3 Q D 2 Q D 1 Q D 4 VI 串入
次特征方程: D Q=D1=V·CP↑ 4 3 2 Q=D2=Q1·CP个 CP Q=D=Q2CP个★移位寄存器移存规律: Q=D=Q2·CP↑ Q n+1 在移存脉冲的作用下,输入信息的当前数码存入第一级触发器, 第一级触发器的状态存入到第二级触发器,依此类推,高位触发器存入 低位触发器状态,实现了输入数码在移存脉冲的作用下向左逐位移存。 假定:寄存器初态为0,Ⅵ1=1101串行送入寄存器输入 从波形图看出:CP uuu 输入信号每经过V111e厂1 一级触发器,移Q 动了一个移存周Q 期,但浪形形状Q 保持不变。 O 回回阿回回阿呵同回回回回回回同回回阿回回阿回4≯會
☆ 特征方程： = = + Q D Vi CP n 1 1 1 = = + Q D Q CP n 2 1 1 2 = = + Q D Q CP n 3 2 1 3 = = + Q D Q CP n 4 3 1 4 i i 1 n 1 Q i D Q − + = = ★ 移位寄存器移存规律： 在移存脉冲的作用下，输入信息的当前数码存入第一级触发器， 第一级触发器的状态存入到第二级触发器，依此类推，高位触发器存入 低位触发器状态，实现了输入数码在移存脉冲的作用下向左逐位移存。 假定：寄存器初态为0，VI = 1101串行送入寄存器输入 从波形图看出： 输入信号每经过 一级触发器，移 动了一个移存周 期，但波形形状 保持不变。 CP Q D 3 Q D 2 Q D 1 Q D 4 VI 1 1 0 1 1 2 3 4 5 6 7 8 CPVI Q1 Q2 Q3 Q4
2、双向移位寄荐器 在移位寄存器的基础上加左、右移位控制信号使寄存器 问时具有左、右移功能CP车 cP移存脉冲 3 D O D O D A:右移串入 B:左移串入 M:左、右移控制M B 特征方程 ★当M=1时:★当M=0时 Q=M+McP个 O4=A Q3=Q2 Q=MQ4+MOCP↑ O=O O=Q 02=2 Q=M3+MQcP↑g=g2 QT=B A→4-3→2→14←3←2←1←B Q=MQ2+MBCP个 电路执行右移电路执行左移 回回阿呵回回回回呵回阿呵回回呵回阿回回阿回阿呵回回呵≯會
在移位寄存器的基础上加左、右移位控制信号使寄存器 同时具有左、右移功能。 CP:移存脉冲 A：右移串入 B：左移串入 M:左、右移控制 ☆ 特征方程 = + + Q MA MQ CP n 3 1 4 = + + Q MQ MQ CP n 4 2 1 3 = + + Q MQ MQ CP n 3 1 1 2 = + + Q MQ MB CP n 2 1 1 ★ 当M=1时： Q A 4 n+1＝ 4 1 Q3 Q n+＝ 1 1 Q2 Q n+＝ 2 1 Q1 Q n+＝ ★ 当M=0时： 3 1 Q4 Q n+＝ 2 1 Q3 Q n+＝ 1 1 Q2 Q n+＝ Q B 1 n+1＝ A→4→3→2→1 4←3←2←1←B 电路执行右移 电路执行左移 D Q & & 1 4 D Q & & 1 3 D Q & & 1 2 D Q & & 1 1 1 CP A M B
三、移荐型计数器 利用移位寄存器组成的计数器叫做移存型计数器。 移存型计数器状态转换要符合移位寄存规律。 1、环形计数器 ☆首先确定是移存型计数器 Q n+1 Q 像签点将高位输入接低一 出,而且头尾相连。 CP ☆初始状态已确定,最低位置1,其余位置0,用启动脉冲 确定初始状态为,QQ3Q2Q1=0001 特征方程: 计数顺序:计数特点 Q=[D]CP个=Q2CPQ4Q3Q2Q1每个状态转换只有一位为1 Q3=Q2·CP↑ 0001环形计数器计数M=触发器数。 O2 Q1·CP↑ O+=O4CP个 0010本例触发器为4,所以叫四分频 符合移位寄存规律Q稔0100M计数。输入四个脉冲Q输出 到Q1其余位左移一位。 1000个脉冲 4≯會
利用移位寄存器组成的计数器叫做移存型计数器。 移存型计数器状态转换要符合移位寄存规律。 1、环形计数器 ☆ 首先确定是移存型计数器 1 1 − + = i n Qi Q 特点：将高位输入接低 位输出，而且头尾相连。 ☆ 初始状态已确定，最低位置1，其余位置0，用启动脉冲 确定初始状态为，Q4Q3Q2Q1=0001 特征方程： = + Q D CP Q CP n 4 3 1 4 ＝ + Q Q CP n 2 1 3 ＝ + Q Q CP n 1 1 2 ＝ + Q Q CP n 4 1 1 ＝ 计数顺序： Q4Q3Q2Q1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 计数特点： 每个状态转换只有一位为1 环形计数器计数M=触发器数。 本例触发器为4，所以叫四分频、 M4计数。输入四个脉冲Q4输出一 个脉冲。 符合移位寄存规律Q4移 到Q1 ,其余位左移一位。 Q D R 4 S Q D R 3 S Q D R 2 S Q D R 1 S CP
画状态转换图 4级触发器共有16种状态,还有12种状态不能进入主循环。 0111 1110 0001—0010 0000 1111 (1011 (1101 1000 0100 0011 [0110 1001 1100 在计数脉冲cP的作用下,Q移到Q1,其余位左移一位。 缺点:死循环太多,有2-n个状态没用。要修改设计, 方法不介绍,要求小规模电路会分析,中规模会应用、会 设计。 回回阿回回阿阿回阿回回回回丽‘≯會
画状态转换图 0001 0010 1000 0100 4级触发器共有16种状态，还有12种状态不能进入主循环。 0000 1111 0011 0110 1001 1100 1010 0101 0111 1110 1011 1101 缺点：死循环太多，有2 n -n个状态没用。要修改设计， 方法不介绍，要求小规模电路会分析，中规模会应用、会 设计。 在计数脉冲CP的作用下，Q4移到Q1 ,其余位左移一位
2、扭环形计数器 在移存型计数器的基础上将最高位反码输出接第一级输入。 Q4→>Q R O00 →Q →Q3 在清0信号的作用下,初始状态为0,Q4=1计数顺序: 在计数脉冲CP的作用下,Q4移到cPQQ3Q2|Q/Q4 特点:输入八个脉Q输出一个对称/010006 Q1,其余位左移一位。 66「6 方波,所以是八分频 0+0+11 n个触发器可以构成2n分频器 011 本例2X4=8 缺点:用触发器较多,有22n状 态没有使用。 23456 000 0000
2、扭环形计数器 在移存型计数器的基础上将最高位反码输出接第一级输入。 Q4 →Q1 Q1 →Q2 Q2 →Q3 Q3 →Q4 RD 在清0信号的作用下，初始状态为0， 1 Q4 ＝ 计数顺序: CP Q4 Q3 Q2 Q 1 /Q4 0 1 2 3 4 5 6 7 0 0 0 1 1 0 0 1 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 特点：输入八个脉Q4输出一个对称 方波，所以是八分频 n个触发器可以构成2n分频器 本例2X4＝8 缺点：用触发器较多，有2 n -2n状 态没有使用。 在计数脉冲CP的作用下，/Q4移到 Q1 ,其余位左移一位。 Q D R 1 Q D R 2 Q D R 3 Q D R 4 CP
感盛用 、74195四位右移移位D3D0:并行数据输入端 寄存器 3~Q0:并行数据输出端 K Q0JK串行输入数据端 D SH/LD:移位/置位控制端 CR:异步清端寄存器在cP执行并 D Q1当SH/LD=0时 入功能,将输入数据 Q.J.CP↑同时送入寄存器。 Q1pCP个 Q2Q21b2]CP↑ Q在cP接收J、Ⅸ串 2 Qp3]cP↑一位 入信号,其余位右移 当SH/LD=1时, J/K Qon Q0+KQ。C 0 P 「0 SH/LD 0/CP个 23 Q140- c 00 CP Q2=Q1CP个 0/Q CR Q3=Q2]CP↑ 司<》會
一、74195四位右移移位 寄存器 + Q ＝D CP 0 n 1 0 当SH/LD = 0时， 0 1 0 + Q ＝D 1 CP n 1 1 + Q ＝D 2 CP n 1 2 + Q ＝D CP 3 n 1 3 当SH/LD =1时， + + Q ＝JQ 0 KQ 0 CP n 1 0 + Q ＝Q 0 CP n 1 1 + Q ＝Q 1 CP n 1 2 + Q ＝Q CP 2 n 1 3 寄存器在CP↑执行并 入功能，将输入数据 同时送入寄存器。 Q0在CP↑接收J、/K串 入信号，其余位右移 一位。 J、K :串行输入数据端 SH/LD :移位/置位控制端 CR :异步清0端 J /K Q0 n+1 0 1 Q0 0 0 0 1 0 /Q0 1 1 1 D3~D0 :并行数据输入端 Q3~Q0 :并行数据输出端 1 0 1 Q0 Q1 Q2 Q3 Q3 D R D D D R R R & & & ≥ 1 1 1 1 1 D0 D1 D2 D3 SH / LD CP CRJ K
