三、T电路的改进系列 余器路命得命除解象段命 改进系列TTL集成电路主要使为了提高工 作速度,降低功耗。 采用有源泄放电路、抗饱和三极管、降低 电阻值 在TTL与非门电路中,除与非门外,还 有与门、或门、扪、鸢、与或非门 异或门等集成电路。它们的特性与TTL与非 门基本相似,不再作分析。 回回阿呵回回回回呵回阿呵回回呵回阿回回阿回阿呵回回呵4≯疇
改进系列TTL集成电路主要使为了提高工 作速度，降低功耗。 采用有源泄放电路、抗饱和三极管、降低 电阻值 在TTL与非门电路中，除与非门外，还 有与门、或门、非门、或非门、与或非门、 异或门等集成电路。它们的特性与TTL与非 门基本相似，不再作分析
T扩展器、集电极开路门及三态门 余得解除鲁解舞命 (1)与扩長暴 基本TTL与非门的扇入端是有 限的,在实际应用中当需要的输入 端数超过器件的扇入系数时,可以B TKT2 = Da XP F 采样带与扩展端的与非器件并接。 EXP_「07、T截止,T、D4导通,F=1 1T2、T导通,T、D截止,F=0 R 多射极三极管本身具有与逻辑 关系,可以将多射极管作为与扩展A。7f1b A EXP F 8 KT A R B F EXP EXP 回回阿呵回阿回呵回回呵呵回回呵回回呵阿回呵呵回回阿呵同回呵回回呵4≯國
基本TTL与非门的扇入端是有 限的，在实际应用中当需要的输入 端数超过器件的扇入系数时，可以 采样带与扩展端的与非器件并接。 EXP = 01 T2 、 T4截止， T3 、 D4导通， F = 1 。 T2 、 T4导通， T3 、 D4截止， F = 0 。 多射极三极管本身具有与逻辑 关系，可以将多射极管作为与扩展 器。 VCC 5V R 1 F R 2 R 3 R 4 T 2 T 3T4D 4 A T 1 B EXP VCC R 1 F 5V R 2 R 3 R 4 T 2 T 3T4D 4 A T 1 B EXP & AB F EXP & A 1 B 1 F 1 EXPA2 & B 2 F 2
(2)与或扩展景 余得解除鲁解舞命 分析图示电路,实现何种逻辑。 列真值表,写出逻辑表达式。 Abf 001 X°B 010 100 F=AB=A+B 1-10 三极管C、E并联实现 有1为0,全O为1,是或 或非逻辑。 非逻辑。 回回阿呵回回回回呵回阿呵回回呵回阿回回阿回阿呵回回呵4≯疇
分析图示电路，实现何种逻辑。 A B F 0 0 0 1 1 0 1 1 列真值表，写出逻辑表达式。 0 0 0 1 有1为0，全0为1，是或 非逻辑。 F = AB = A+ B 三极管C、E并联实现 或非逻辑。 VCC A B F
与或护長器 紧命电命斜除解命争 5V R R F=AB, A T B F=AB,+A2B2 FZ D R F=AB+A B2+A3B3 A TiKT2 B T R A B 回回阿呵回阿回呵回回呵呵回回呵回回呵阿回呵呵回回阿呵同回呵回回呵4≯國
F D 4 R 3 T 4 VCC 5V R 2 R 4 T 3 T 2 R 1 A 1 T 1 B 1 T 2 R 1 A 3 T 1 B 3 T 2 R 1 A 2 T 1 B 2 F = A1 B1 F = A1 B1 + A 2 B 2 F = A1 B1 + A2 B2 + A3 B3
2、集电极开路的几与扫(0 紧命得电命斜除解命段你 TTL与非门:Vo=36V,VoL=0.3V。在有些场合需要高电压、 大电流、而且输出端可以并联。TTL基本门电路显然不能满足 要求。 分立元件门电路输出端能够实现输出端并联。 当A或B是高电平时:F为低电平。 只有A与B都是低电平时:F才为高电平。 Vec v lABEL F=AB=A+B A。口K +。Flo 非之与=或之非,两个逻辑门输 出端相连,可以实现输出相与的 功能。称为线与 B 110 TTL与非门输出端能不能实现并联? 回回阿呵回阿回呵回回呵呵回回呵回回呵阿回呵呵回回阿呵同回呵回回呵4≯國
TTL与非门：VOH=3.6V,VOL=0.3V。在有些场合需要高电压、 大电流、而且输出端可以并联。TTL基本门电路显然不能满足 要求。 分立元件门电路输出端能够实现输出端并联。 当A或B是高电平时：F为低电平。 只有A与B都是低电平时：F才为高电平。 F = AB = A+ B 非之与＝或之非，两个逻辑门输 出端相连，可以实现输出相与的 功能。称为线与。 TTL与非门输出端能不能实现并联？ A B F 0 0 1 0 1 0 1 0 0 1 1 0 VCC F B VCL VCC A VCL
T门輸出端不能并联 TTL与非门采用推拉输出级。两管轮流导v 通,而且不论处于开态,还是关态,都呈现低 阻抗 例如:两个T与非门输出端并联,其中 -T3 F1=VOH,F2=Vo。F1电路T4管截止,处于关 D 态,输出阻抗为1009。F2电路,T4管饱和,处公F 于开态,输出阻抗为10~209。此时有很大负v 载电流通过两个门电路输出端。 负载电流经Vcc→R4→T3→D4→T4→地。 这个电流有3~40mA,结果会使T3,T4三极管 -K T3 D 损坏。因此输出端不能并联。 2 在接口电路中,经常要用到输出端可以并 联的逻辑电路实现线与逻辑。那么如何实现门 电路输出并联?Oc门可以实现输出端并联。 回回阿呵回回回回呵回阿呵回回呵回阿回回阿回阿呵回回呵4≯疇
F1 F2 VOH VOL TTL与非门采用推拉输出级。两管轮流导 通，而且不论处于开态，还是关态，都呈现低 阻抗。 例如：两个TTL与非门输出端并联，其中 F1 = VOH , F2 = VOL。F1电路T4管截止，处于关 态，输出阻抗为100Ω。F2电路，T4管饱和，处 于开态，输出阻抗为10~20Ω 。此时有很大负 载电流通过两个门电路输出端。 负载电流经 VCC→R4→T3→D4→T4 ′ →地。 这个电流有 3 ~ 40 m A , 结果会使T3 ,T4 ’三极管 损坏。因此输出端不能并联。 在接口电路中，经常要用到输出端可以并 联的逻辑电路实现线与逻辑。那么如何实现门 电路输出并联？OC门可以实现输出端并联。 VCC T4 T3 D4 T4 VCC T3 D4
OC门 OC门是在TL与非门的基础上去掉 R4,T3D4把T4管集电极开路。使用时外 R 接电源及上拉电阻。 OC门能不能完成与非功能? B 当AB中有一个“0”时:T2,T4截止,V= T IR 当A,B全为“1”时:T2,T饱和,V。=0 。=AB 只要R和电源V选择合适,就能保 vCc 证对输出高、低电平的要求。同时使T4 管的负载电流又不过大。 R oc门逻辑符号。 OC门输出端可以并联,实现线与功能。C→ F=AB- CD=AB+CD 回回阿呵回阿回呵回回呵呵回回呵回回呵阿回呵呵回回阿呵同回呵回回呵4≯國
OC门是在TTL与非门的基础上去掉 R4 ,T3 ,D4 把T4管集电极开路 。使用时外 接电源及上拉电阻。 OC门能不能完成与非功能？ 当A,B中有一个“0”时：T2 ,T4截止，VO=1。 当A,B全为“1”时：T2 ,T4饱和，VO=0。 VO = AB 只要R和电源V选择合适，就能保 证对输出高、低电平的要求。同时使T4 管的负载电流又不过大。 OC门逻辑符号。 OC门输出端可以并联，实现线与功能。 F = ABCD = AB+CD R2 R3 R1 A T1 B VCC T2 R4 T3 D4 T4 V R A B F & ◊ VCC R F A B & ◊ C D & ◊
3、三态门 逻辑0 T输出有两种状态{逻辑1 这两种状态都是低阻输出。 逻辑0 三态门输出有三种状态逻辑1 高阻状态相当输出悬空 三态门结构: 三态门是在普通门的基础上增加控 v5制电路和控制端组成。 当EN=0时:P=0,T深饱和,T2、T止 D D导通。V2=V+VD=0.3+0.7=11 B F T T3、D截止 EN 即:当EN=0时,T3、D4、T2、T均 截止,输出悬空呈高阻状态。 当EN=1时:P=1,D截止电路正常实现与非逻辑功能。F=AB 回回阿回阿阿呵同回回阿回呵回回阿回阿呵回回阿回呵回回回呵回呵呵“≯◆
T1 T2 T3 T4 D4 VCC(5V) F 1 1 A B EN D P TTL门输出有两种状态： 逻辑0 逻辑1 这两种状态都是低阻输出。 三态门输出有三种状态： 逻辑0 逻辑1 高阻状态 相当于输出悬空 三态门结构： 三态门是在普通门的基础上增加控 制电路和控制端组成。 当EN=0时：P=0,T1深饱和，T2、T4止 D导通。 VC2 =VP +VD = 0.3+ 0.7 =1V T3、D4截止 即：当EN=0时，T3、D4、T2、T4均 截止，输出悬空呈高阻状态。 当EN=1时：P=1,D截止,电路正常实现与非逻辑功能。 F = AB 10 01
9 Vcc(5v) 8 F B F EN EN 高有效 低有效 F 8 ENo 0P卧 EN EN 三态门简单应用 B. 总线结构,分时 EN EN1 A 传送,任何时刻仅有 B 个EN=1把选中的 E EN2 勹]输出传送到总线, 未选中的门输出相当 B 8、P于和总线断开。 EN EN 回回阿呵回回回回呵回阿呵回回呵回阿回回阿回阿呵回回呵4≯疇
高有效 低有效 三态门简单应用： 总线结构，分时 传送，任何时刻仅有 一个EN=1,把选中的 门输出传送到总线， 未选中的门输出相当 于和总线断开。 T1 T2 T3 T4 D4 VCC(5V) F 1 1 A B EN D & A B EN F & A B F EN & A B EN & A B F EN & A1 B1 EN1 & A2 B2 EN2 & An Bn ENn EN1 EN2 ENn