4.1 概述 4.2 组合逻辑电路的分析方法 4.3 组合逻辑电路的基本设计方法 4.4 若干常用的组合逻辑电路模块 4.5 层次化和模块化的设计方法 4.6 可编程逻辑器件 4.7 硬件描述语言 4.8 用可编程通用模块设计组合逻辑电路 4.9 组合逻辑电路中的竞争－冒险

⒈ 组合逻辑电路 任一时刻稳态输出只取决于该时刻输入信号的组合，而与电路原来状态无关，称为组合逻辑电路。 ⒉ 组合逻辑电路的分析和设计 组合逻辑电路的分析：已知组合逻辑电路，求出输入输出逻辑表达式（逻辑功能）

13.6 TTL集成门电路 13.7 其它类型的TTL门电路 13.8 组合逻辑电路的分析 13.9 组合逻辑电路的设计 13.10 集成组合逻辑电路

4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.3组合逻辑电路中的竞争和冒险 4.4常用组合逻辑集成电路 4.5组合可编程电路 4.6用Verilog HDL描述组合逻辑电路

4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.3组合逻辑电路中的竞争和冒险 4.4常用组合逻辑集成电路 4.5组合可编程电路 4.6用Verilog HDL描述组合逻辑电路

•二进制、二进制与十进制的相互转换 •逻辑代数的公式与定理、逻辑函数化简 •逻辑门电路的逻辑符号及逻辑功能 •组合电路的分析方法和设计方法 •典型组合逻辑电路的功能 10.1数字电路概述 10.2逻辑门申路 10.3逻辑函数及其化简 10.4组合逻辑电路的分析与设计 10.5组合逻辑部件

组合逻辑电路分析与设计 逻辑函数的标准表示方法 只读存储器 常用组合逻辑电路 组合逻辑电路的竞争与冒险 组合逻辑电路的VHDL描述

• 1.MSI的应用 • 2.组合逻辑电路的分析方法 • 3.组合逻辑电路的设计方法 Sec3.1 概述 Sec3.2 组合逻辑电路的分析方法 Sec3.3 组合逻辑电路的设计方法 Sec.3.5 多路选择器 Sec3.6 译码器 Sec.3.7 组合逻辑电路的VHDL设计方法 • Sec3.7.1 VHDL设计语言 • Sec3.7.2 用VHDL设计全加器 • Sec3.7.3 VHDL多路选择器设计 • Sec3.7.4 VHDL设计译码器方法

4.1 组合逻辑电路的特点 4.2 组合逻辑电路的分析 4.3 组合逻辑电路的设计 4.4 组合逻辑电路中的竞争冒险

4.1 概述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用PLD实现组合电路 4.5 组合逻辑电路的竞争与冒险