同步计数器由若干个触发器组成,触发器的时钟端 都连在一起,触发器输出是同步更新的,因此称为同步 计数器。 由多个触发器的输出构成二进制计数值的各位,其 变化符合计数规律,加1或减1

设计可控的计数器、寄存器、译码及显示驱动电路。 设计系统顶层电路 进行功能仿真和时序仿真

用预置数法构成M的计数器时,通常采用置最小 数法,利用MSI计数器的进位输出端QCC作为预置控 制信号接置数端上

数器。这种计数器的设计方法有三种。 ① SSI （用FF和门自行设计）。 ② 用MSI二进制计数器､十进制计数器。 ③ 直接采用MSI任意进制计数器

一､寄存器 寄存器常用于寄存一组二值代码,它被广泛 地用于各类数字系统和数字计算机。 从广义上说寄存器也是一种存储器，但是 它又不同于第九章介绍的半导体存储器。 寄存器的特点： 存数方便，但容量小，一般只能存放一个 或几个字，通常用来暂存运算的中间结果，而 且一旦掉电，存放的数据即丢失

第一章 数制和码制 第二章 逻辑代数基础 第三章 门电路 第四章 组合逻辑电路 第五章 半导体存储电路 第六章 时序逻辑电路 第七章 脉冲波形的产生和整形电路 第八章 数——模和模——数转换

6.5采用中规模集成器件设计任意进制计数器 6.6采用小规模集成器件设计计数器

6.5采用中规模集成器件设计任意进制计数器 6.6采用小规模集成器件设计计数器

实验一：集成逻辑门电路的测试与使用 实验二：组合逻辑电路的设计 实验三：时序逻辑电路的设计 实验四：脉冲信号的产生与变换 实验五：A/D 和 D/A 转换器及其应用 实验六：序列信号发生器的设计（设计性）

序论 CMOS数字集成电路的优点： 功耗低； 集成度高； 电路简单； 抗干扰能力强； 工作速度正超越典型TTL电路； CMOS数字电路组成： 开关、反相器-基本构件； 组合逻辑电路； 时序逻辑电路；