7-1 概述 7-2 只读存储器ROM 7-3 随机存储器RAM 7-4 存储器容量的扩展 7-5 用存储器实现组合逻辑函数

CPU 是计算机硬件组成的核心部分。本章将详细介绍 CPU 的功能及基本组成，指令周期，时序发生器，组合逻辑控制器，微程序控制器及其设计技术，典型 CPU 的结构，并行处理技术等

1､一位二进制数值比较器 讨论：A和B相比较的情况有三种可能 在一些数字系统中,经常要求比较两个数字的大小。 为完成这一功能所设计的这种电路称为数值比较器

一、组合逻辑电路的实验 1、电路设计 例一：设计一个由与非门或数据选择器或 3/8 译码器组成的裁判表决电路， 该电路有如下功能：有 A、B、C 三名裁判，其中 A 为主裁判，B、C 为副裁判

本章习憲屮的绝大部分都属于以下两种类型:一类是存储器扩展容量的方 法,另一类是用存储器设计组合逻辑电路

根据功能要求,实现具体电路设计,本节分为用门电路设计和用中规模功能器件设计。 一、采用门电路设计 1、一般设计方法 设计过程与分析过程正好相反,其步骤如下: (1)搞清功能要求,明确因果关系,设置输入、输出变量

3-1选择题 1.D 2. ABCD 4. AD 5. AC 6.A 7. ACD 8.C 9.D

4-1在74LS48的B输入一周期7=2秒的方波时,显示效果如何?在I输入一频率 高于25Hz的占空比可调的矩形波时,显示效果如何?

实验一 三人多数表决电路 实验二 用 74LS161 设计同步 12 进制计数器 实验三 用 VHDL 文本设计输入方法 实现组合逻辑电路 实验四 用 VHDL 文本设计输入方法 实现触发器 实验五 利用例化语句进行层次化设计 实验六 并行置位的移位寄存器 实验七 数字频率计设计 实验八 有限状态机设计——用状态机实现序列检测器的设计

第7章数据流模型化 本章讲述 Verilog HDL语言中连续赋值的特征。连续赋值用于数据流行为建模:相反,过 程赋值用于(下章的主题)顺序行为建模。组合逻辑电路的行为最好使用连续赋值语句建模