组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

一、 基本概念 1.数字信号的特点 数字信号在时间上和数值上均是离散的。 数字信号在电路中常表现为突变的电压或电流

1.存储器的主要技术指标 (1)存储容量 存储单元:能够存储二进制数码1或0的电路。 存储容量:存储器含有存储单元的数量

4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.3组合逻辑电路中的竞争和冒险 4.4常用组合逻辑集成电路 4.5组合可编程电路 4.6用Verilog HDL描述组合逻辑电路

第一节 运算电路 一、比例电路 二、加减运算电路 三、积分运算电路和微分运算电路 四、对数和反对数运算电路 五、乘法运算电路 第二节 电压电流变换电路 一、电压－电流变换器 二、电流－电压变换器 第三节 有源滤波电路 引言 一、低通滤波器 二、高通滤波器 三、带通滤波器 四、带阻滤波器

寻址存储器（RAM 和 ROM） ROM 和 RAM 属于通用大规模器件，一般不需要自行设 计，特别是采用 PLD 器件进行设计时； 但是在数字系统中，有时也需要设计一些小型的存储器 件，用于特定的用途：临时存放数据，构成查表运算等。 此类器件的特点为地址与存储内容直接对应，设计时将 输入地址作为给出输出内容的条件；

数字电路主要内容 1.分析:已知逻辑电路,分析其 2.逻辑功能(包括画波形图) 3.组合逻辑电路设计:给定逻辑功能,设计最 简逻辑电路 CP电平触发

在时间上和数值上都是连续变化的信号，称为模拟信号。 在时间上和数值上都是离散（变化不连续）的信号，称 为数字信号

1. 分析： 2. 特点： (1)共性：开关支路电流与权成正比，电流相加 (2)不同：产生支路电流的方法不同；

5.1 信号的分类 静态同步 ASIC 中的所有信号可以分为以下三种：时钟、控制信号和数据