华中科技大学管理学院：《经济法》课件讲义_第二章 公司法（朱雪忠）

华中科技大学管理学院：《经济法》课件讲义_第一章 经济法概论（朱雪忠）

一、EDA（Electronic Design Automation） 二、ASIC（Application Specific Integrated Circuit） 三、FPGA（Field Programmable Gate-Array） 四、CPLD（Complex Programmable Logic Device） 五、SOC（System On a Chip）

一、进一步认识构造体在VHDL中的作用。 二、构造体的三种描述方式：

第一节 逻辑仿真 第二节 电路综合

第一节 数据类型定义 第二节 提取对象的信息

第一节 VHDL构件 第二节 基本语言结构 第三节 设计描述层次

VHDL hierarchical design requires Component Declarations and Component Instantiations top.vhd entity-architecture “top” component “mid_a” ，component “mid_b

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

Ø 空调通风监控系统 Ø 给水排水系统 Ø 供配电系统 Ø 照明与动力系统 Ø 电梯系统