西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2007数电A卷（试题）

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2008数电B卷（答案）

一、是非题(对则打“√”,错打“×”。每题2分,共10分。) ()1.存储容量为32KBit表示存储器有32000个存储单元。 ()2.下图中两电路的逻辑功能相同:

1. 可编程逻辑器件(PLD)的定义 2. PLD的基本原理与结构 3. PLD的发展历程 4. PLD的分类 5. 低密度PLD的原理与结构 6. CPLD的原理与结构 7. FPGA的原理与结构 8. FPGA/CPLD器件的配置 9. FPGA/CPLD器件概述

概述 触发器是时序逻辑电路的基本单元 组合逻辑电路的输出状态完全由当时的输入变量 的组合状态决定,与电路的原状态无关。 时序逻辑电路的输出状态不仅决定于当时的输入状 态,而且与电路原来的状态有关,具有记忆功能

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

9.1 门电路 9.1.1 模拟电路与数字电路的区别 9.1.2 基本门电路 9.1.3 复合门电路 9.1.4 集成门电路 9.2 组合逻辑电路分析基础 9.2.1 计数制与代码 9.2.2 逻辑函数的化简 9.2.3 组合逻辑电路 9.3 编码器 9.4 译码显示电路 9.5 数值比较器和数据选择器

§1 数字电路的基础知识 §1.2 基本逻辑关系 §1.3 逻辑代数及运算规则

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程（无图） 8.8 在系统可编程逻辑器件（ISP－PLD）

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程 8.8 在系统可编程逻辑器件（ISP－PLD）