一、是非题(对打“√”,错打“×”。每题2分,共10分) ()1.GAL不需要编程器就可写入 JEDEL文件。 ()2.具有N个独立的状态,计满N个计数脉冲后,状态能进入循环的时序电路,称之模N计数器

一、填空题(每空1分,共20分) 1.11110,010002.4;3.2,上限阀值电压,下限阀值电压; 4.Qn+1=Qn+1=Qn+KQ;5.模数,数模;6.1,0; 7.时序逻辑电路,组合逻辑电路;8.高,并联使用; 9.与,或;10.只读,随机存取

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

1.介绍构成时序逻辑电路的基本逻辑单元—触发器。以及它的各种电路结构和动作特点。 2.每一种触发器的逻辑功能

设计可控的计数器、寄存器、译码及显示驱动电路。 设计系统顶层电路 进行功能仿真和时序仿真

14.1 触发器 R-S触发器 D触发器 14.2 寄存器

1.PROM和PAL的结构是 A.PROM的与阵列固定,不可编程B.POM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程 2.当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有 A.触发器B.晶体管C.MOS管D.电容

7-1选择题 1.同步计数器和异步计数器比较,同步计数器的显著优点是控 A.工作速度高B.触发器利用率高C.电路简单D.不受时钟C

清华大学：数字逻辑_同步时序电路3

10.1触发器 10.2计数器 10.3寄存器 10.4脉冲信号的产生与波形变换