66序列码发生器 概述 周期性重复出现的一列数码称为序列码。 如:11000,11000,…。在序列码的一个周 期中所包含有的0和1的总数称为序列长度。 也称为循环长度,用M表示 应用范围:作为数字系统的测试信号,同步 信号及地址码等。在通信、雷达、遥控等领域 内部有广泛的应用。而对于能产生序列码的 电路称为序列码发生器。 二、序列码发生器的设计 其结构类型有:计数型和反馈移存型两种
6.6 序列码发生器 一､概述 周期性重复出现的一列数码称为序列码。 如：11000，11000，···。在序列码的一个周 期中所包含有的0和1的总数称为序列长度。 也称为循环长度，用M表示。 应用范围：作为数字系统的测试信号，同步 信号及地址码等。在通信､雷达､遥控等领域 内部有广泛的应用。而对于能产生序列码的 电路称为序列码发生器。 二､序列码发生器的设计 其结构类型有：计数型 和 反馈移存型两种
1计数型序列码发生器 (1)电路结构 f1 组合逻辑 n n-1 Q 模M计数器 图66.1计数型序列码发生器的结构图 特点产生序列码的序列长度M等于计数器的模值M, 并可根据需要产生一个或多个序列码f
1.计数型序列码发生器 (1) 电路结构 特点:产生序列码的序列长度M等于计数器的模值M , 并可根据需要产生一个或多个序列码f
(2)设计 设计步骤:①设计模M的计数器 ②设计组合电路。 例6.6.1设计产生序列码F=11110101的计数型序列码 发生器。 解:方法一:1)用DFF设计模值M8的异步计数器 Q3D3 2D2 Q1 D1 CP Q3 RD 2 清"0
（2）设计 设计步骤： ① 设计模M的计数器； ② 设计组合电路。 例6.6.1设计产生序列码F=11110101的计数型序列码 发生器。 解：方法一: 1)用DFF设计模值M=8的异步计数器
2)设计组合电路 表6.6.1例6.6.1组合逻辑的真值表Q Q100011110 Q3 Q2 Q1F 位 0000 00110011 101 F=Q3+Q1=Q3 Q1 111 0101
2)设计组合电路
&p—F 2D2 Q1 D1 CP 3ND 2 Q1RD 清"O 方法二:用JKFF设计模值M=8的异步计数器 解:1)设计M=8的计数器; Q 1J Q 1J Q 1J C1 C1 C1 CP Q IK Q IK Q IK
方法二:用JKFF设计模值M=8的异步计数器 解：1）设计M=8的计数器；
2)设计组合电路。(同上) F Q 1J Q 1J Q 1J C1 C1 CP Q 1K O IK Q1K下1 方法三:设计模值M=8的同步计数器 解:1)设计M-8的计数器 Q 1J C1< RIK R 1K R 1K D CP
方法三:设计模值M=8的同步计数器 解：1）设计M=8的计数器； 2）设计组合电路。（同上）
2)设计组合电路。(同上) F=Q3 +Q1=Q3Q &p一F 1J段 C1 C14 C1 RIK R 1K R 1K D CP
2）设计组合电路。（同上）
方法四:采用MSI,即:74161和74151实现电路。 解:1)设计M=8的计数器;(用74161设计) 2)设计组合电路。(用74151设计) EAAAD Qcc Q3 Q2 Q1 Q0 P 74161 D17451Y LI DDdd, d CP D TT|彐 D 图6.6.3用74161和74151构成的序列码发生器
方法四:采用MSI , 即:74161和74151 实现电路。 解：1）设计M=8的计数器；（用74161设计） 2）设计组合电路。（用74151设计）
功能冒险:组合电路的输入端发生多个变量改 变时,可能存在功能冒险。 例如:计数器的输出:011→100; 111→000等,多个输出变量同时发生就可能 产生功能冒险。 克服方法: (1)当计数状态发生改变时,只有一个码 发生改变,即编码采用格雷码,如扭环型计 数器产生的编码状态
功能冒险：组合电路的输入端发生多个变量改 变时，可能存在功能冒险。 克服方法： （1）当计数状态发生改变时，只有一个码 发生改变，即编码采用格雷码，如扭环型计 数器产生的编码状态。 例如：计数器的输出：011→100； 111→000等，多个输出变量同时发生就可能 产生功能冒险
(2)加取样脉冲 分析:74161芯片的Q端变化是在上升沿时刻发 生。因此,对于74151芯片而言它是在CP上升沿 的这一时刻会产生功能冒险。 cP-TTLALLLL Q, ol1 lo- Q2010100;11110
（2）加取样脉冲： 分析：74161芯片的Q端变化是在上升沿时刻发 生。因此，对于74151芯片而言它是在CP上升沿 的这一时刻会产生功能冒险