当前位置:高等教育资讯网  >  中国高校课件下载中心  >  大学文库  >  浏览文档

南京邮电大学:《数字电路与系统》课程教学资源(PPT课件讲稿)第十二章 数字系统设计基础(12-4)数字系统的实现

资源类别:文库,文档格式:PPT,文档页数:86,文件大小:1.64MB,团购合买
例一: 设计一个求两个4位二进制数之积的数字乘法 器。乘数存于寄存器Q中,被乘数存于寄存器M中, 求两数之积的命令信号为MF,Z为8位乘积。
点击下载完整版文档(PPT)

124数字系统的实现 例一:设计一个求两个4位二进制数之积的数字乘法 器。乘数存于寄存器Q中,被乘数存于寄存器M中, 求两数之积的命令信号为MF,z为8位乘积 解: 系统级设计 1算法设计(第一种算法) (1)手算过程 (一次相加)

例一: 设计一个求两个4位二进制数之积的数字乘法 器。乘数存于寄存器Q中,被乘数存于寄存器M中, 求两数之积的命令信号为MF,Z为8位乘积。 一、系统级设计 1.算法设计(第一种算法) (1)手算过程 (一次相加) 解: 12.4 数字系统的实现

表12.4.1乘法的手算过程 运算过程 算式说明 1010被乘数 ×1101乘数 1010第一部分积 0000第二部分积 1010第三部分积 1010 第四部分积 10000010乘积=部分积之和

运算过程 算式说明 1 0 1 0 被乘数 × 1 1 0 1 乘数 1 0 1 0 第一部分积 0 0 0 0 第二部分积 1 0 1 0 第三部分积 + 1 0 1 0 第四部分积 1 0 0 0 0 0 1 0 乘积=部分积之和 表 12.4.1 乘法的手算过程

算法规律 I两个r位的二进制数相乘,乘积为2r位 Ⅱ乘数的第i位为0时,第位的部分积为0; 乘数的第位为1时,第位的部分积是被乘数。 Ⅲ第i位的部分积相对于第i-位的部分积求和时 左移一位。 (2)电路实现过程(多次相加) 为了用数字电路完成求和运算,必须改变乘 法过程,把一次多数相加改成累计求和,累计的 和称为部分和,把它存如累加寄存器中

算法规律: Ⅰ两个r位的二进制数相乘,乘积为2r位。 Ⅱ乘数的第i位为0时,第i位的部分积为0; Ⅲ第i位的部分积相对于第i-1位的部分积求和时 左移一位。 为了用数字电路完成求和运算,必须改变乘 法过程,把一次多数相加改成累计求和,累计的 和称为部分和,把它存如累加寄存器中。 乘数的第i位为1时,第i位的部分积是被乘数。 (2)电路实现过程 (多次相加)

表1242累计部分积的乘法过程 运算过程 算式说明 1010 被乘数 l101 乘数 00000000 累加器初始内容 1010 第一部分积 00001010 第一部分和 0000 第二部分积 00001010 第二部分和 +1010 第三部分积 00110010 第三部分和 +1010 第四部分积 10000010 乘积第四部分和

运算过程 算式说明 1 0 1 0 被乘数 × 1 1 0 1 乘数 0 0 0 0 0 0 0 0 累加器初始内容 + 1 0 1 0 第一部分积 0 0 0 0 1 0 1 0 第一部分和 + 0 0 0 0 第二部分积 0 0 0 0 1 0 1 0 第二部分和 + 1 0 1 0 第三部分积 0 0 1 1 0 0 1 0 第三部分和 + 1 0 1 0 第四部分积 1 0 0 0 0 0 1 0 乘积=第四部分和 表 12.4.2 累计部分积的乘法过程

(3)算法流程图 Start=1 A-△--|2- 组合逻辑 控制器 Q←SR(Q M.M M←SL() A←A+M (a)算法流程图

(3)算法流程图 (a)算法流程图

山ala山山[oo|d A=0 Q=0 组合逻辑 Q←SR(Q M←SL(M) Q=1 A←A+M

A Q M

数据处理器 累加寄存器 乘数寄存 右移指令 -@ 加法命令 组合逻辑 控制器 M-Mp4-24 左移命令 被乘数寄存器 (b)结构 图124.1乘法器的算法与结构

图12.4.1 乘法器的算法与结构 (b)结构 A1 … Ar Ar+1 … A2r 组合逻辑 控制器 累加寄存器 乘数寄存器 加法命令 被乘数寄存器 左移命令 右移指令 M1 … Mr Mr+1 … M2r Q1 … Qr 数据处理器

数据处理器 累加寄存器 乘数寄存器右移指令 加法命令T 组合逻辑 控制器 M-卜·2 左移命令 被乘数寄存器 (b)结构 图1241乘法器的算法与结构 例如:1010×0001运算一次, 缺点:寄存器的使用效率低。就结束了。 优点:运算时间短。 1010×0011运算二次,就结 束了

缺点:寄存器的使用效率低。 优点:运算时间短。 例如:1010×0001 运算一次, 就结束了。 1010×0011运算二次,就结 束了

前4位空 运算完后4位空 }→叫mo 考虑A和Q联合右移,将A中的低位填 组合逻辑 入Q中,这样可以充分利用资源。 运算过程 算式说明 1010 被乘数 1101 乘数 匚Lo 00000000 累加器初始内容 1010 第一部分积 00001010 第一部分和 0000 第二部分积 00001010 第二部分和 +1010 前4位空 第三部分积 00110010 第三部分和 +1010 第四部分积 10000010 乘积=第四部分和

A Q M 前4位空 前4位空 运算完后4位空 考虑A和Q联合右移,将A中的低位填 入Q中,这样可以充分利用资源

第二种算法的流程图和结构图 MMEAA-ho. 组合电路 C CNT 控制器 Start (a)结构

第二种算法的流程图和结构图

点击下载完整版文档(PPT)VIP每日下载上限内不扣除下载券和下载次数;
按次数下载不扣除下载券;
24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
共86页,可试读20页,点击继续阅读 ↓↓
相关文档

关于我们|帮助中心|下载说明|相关软件|意见反馈|联系我们

Copyright © 2008-现在 cucdc.com 高等教育资讯网 版权所有