第一节 数据类型定义 第二节 提取对象的信息

第一节 VHDL构件 第二节 基本语言结构 第三节 设计描述层次

VHDL hierarchical design requires Component Declarations and Component Instantiations top.vhd entity-architecture “top” component “mid_a” ，component “mid_b

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

Ø 空调通风监控系统 Ø 给水排水系统 Ø 供配电系统 Ø 照明与动力系统 Ø 电梯系统

§ 控制网络概述 § 控制网络与局域网的区别 § 控制网络采用的协议

§ 网络基础：概念、分类； § 硬件：传输介质； § 软件：协议

华中科技大学：《模拟电子技术》教学资源（二）稳定性分析

华中科技大学：《模拟电子技术》教学资源（二）图题 7.3.10

华中科技大学：《模拟电子技术》教学资源（二）习题 2-4-12