5.1 概述 5.2 SR锁存器 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法

随着集成工艺的发展，PLD的集成规模已经有了 很大的改变。CPLD就是一种集成度远远高于PAL和 GAL的电路

1. 传输线方程 2. 单位长度的分布参数 3. 时域解 4. 高速数字电路的相互连接和信号完整性 5. 传输线的正弦激励和相量解 6. 集总参数电路近似模型

2.1 概述 2.2 半导体二极管和三极管的开关特性 2.3 分立元件门电路 2.4 TTL门电路 2.6 CMOS门电路 2.7 其它类型的TTL门电路 2.8 TTL与CMOS电路的接口

我们在这里要解决的问题是: 如何用一个中规模N进制的计数器,实现一个M进 制的计数器(N>M)? 实际上就是一个多余的状态如何取掉的问题。以前 我们曾经讲过一些,有两种方法:清除法和置位法

一、触发器概念 有一个或多个输入，两个互反的输出（Q和Q），具有两个稳态，能存储一个0或1的基本单元电路。通常用Q端的状态代表触发器的状态

前面我们的例题,就是采用小规模器件进行设计的 下面我们再举两个例题,进一步熟悉这种设计方法 例7-10设计二一十进制同步计数器(十进制值按 5121码规律设计)

6.5采用中规模集成器件设计任意进制计数器 6.6采用小规模集成器件设计计数器

一､传输门TG 1､电路结构 CMOSFF具有功耗低､抗干扰能力强､制造工艺简单､集成度高和成本低等优点

电路中由两个与非门构成单脉冲发生器,计数器74LS161对 其产生的脉冲进行计数,计数结果送入字符译码器并驱动数码 管,使之显示单脉冲发生器产生的脉冲个数