介绍了电炉炼钢过程电极升降智能复合控制原理和方法。在熔化期采用Bang-Bang控制,在氧化期采用模糊控制,在还原期采用PLD控制,这三者协调采用智能操作。实验结果表明:它有调节速度快,稳态误差小和跟踪能力强的特点

北京大学：《数字逻辑电路 Digital Circuits》课程授课电子教案_第六章 PLD与VHDL实践

3.1 概述 3.2 简单PLD原理

7.1 总线传输实验 7.2 运算器部件实验 7.3 存储部件实验

8.1 概述 8.2 现场可编程逻辑阵列 FPLA 8.3 PAL（Programmable Array Logic） 8.4 通用逻辑阵列 GAL 8.5 可擦除的可编程逻辑阵列EPLD 8.7 现场可编程门阵列FPGA 8.8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程

8. 1 概述 8.2 现场可编程逻辑阵列（FPLA） 8. 3 可编程阵列逻辑（PAL） 8. 4 通用阵列逻辑（GAL） 8. 5 可擦除的可编成逻辑器件（EPLD） 8. 6 复杂的可编程逻辑器件（CPLD） 8. 7 现场可编程门阵列（FPGA） 8. 8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程

9.1 半导体存储器 9.2 可编程逻辑器件PLD

PLD 主要厂商 Altera 公司设计的 EDA 工具，得到广泛应用； 可采用原理图输入和文本输入等多种设计输入方式； 可支持 VHDL、Verilog HDL、AHDL 等多种硬件设计语言； 可进行编辑、编译、仿真、综合、芯片编程等设计全过程操 作； 符合工业标准，能在各类设计平台上运行；

寻址存储器（RAM 和 ROM） ROM 和 RAM 属于通用大规模器件，一般不需要自行设 计，特别是采用 PLD 器件进行设计时； 但是在数字系统中，有时也需要设计一些小型的存储器 件，用于特定的用途：临时存放数据，构成查表运算等。 此类器件的特点为地址与存储内容直接对应，设计时将 输入地址作为给出输出内容的条件；

一、只读存储器 二、随机存取存储器 三、存储器容量的扩展 四、PLD电路