分析清楚时序电路的输入条件和输出条件，确定有多少种 输入信息的历史情况，由相应的电路状态记忆，从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态，根据设计要 求和各种可能的输入情况，确定该时刻的现在的输出和下 一时刻电路的下一个状态，画出状态转换线，注明输入和 输出，完成原始状态图。可多设几个状态，不要发生遗漏 和错误

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

清华大学：数字逻辑_同步时序电路3

上海交通大学《模糊逻辑控制及其应用》_复习

清华大学：数字逻辑_放大电路的频率响应练习

清华大学：数字逻辑_同步时序电路5

中国社会科学院大学：哲学院《逻辑、语言与认知》课程教学大纲

中国社会科学院大学：哲学院《逻辑哲学》课程教学大纲

清华大学：数字逻辑_门(gate)电路

清华大学：数字逻辑_同步时序电路4