一、COMPONENT语句 二、COMPONENT_INSTANT语句

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

第一节 范围和可视性 第二节 重载

一、理解什么是正向设计方法 二、 HDL在EDA设计中的作用 三、 VHDL的特点

Review VHDL程序组成部分及其功能

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement