4.3同步时序电路 4.3.1同步时序电路分析(书页159) 根椐逻辑图找出对同步时序电路的输出和状态在输入和时钟作用下变化规律的直观准确的描述,从而得出电路的逻辑功能。 同步时序电路的描述方法:逻辑图;函数 表达式;状态转移表;状态转移图;时序波形图

6.1引言 定义:存储器是带有存取电路的储存二进信息单元的集合。在计算机中的很多部分广泛应用。 两种主要类型:RAM,ROM RAM(Random memory):随机存储器暂存数据。例:用于处理器内外部的快速 CACHE

2.1 逻辑代数 2.1.1 基本逻辑 2.1.2 基本逻辑运算 2.1.3 真值表与逻辑函数 2.1.4 逻辑代数的基本定律 2.1.5 三个规则 2.1.6 常用公式 2.1.7 逻辑函数的标准形式 2.2 逻辑函数的简化 2.2.1 简化的意义和目标 2.2.2 公式化简法（代数法） 2.2.3 图解法（卡诺图法） 2.2.4 逻辑函数的系统简化法

2.1 逻辑代数 2.1.1 基本逻辑 2.1.2 基本逻辑运算 2.1.3 真值表与逻辑函数 2.1.4 逻辑代数的基本定律 2.1.5 三个规则 2.1.6 常用公式 2.1.7 逻辑函数的标准形式 2.2 逻辑函数的简化 2.2.1 简化的意义和目标 2.2.2 公式化简法（代数法） 2.2.3 图解法（卡诺图法） 2.2.4 逻辑函数的系统简化法

第八章可编程逻辑器件 本章知识要点: 一、PLD的基本概念 二、低密度可编程逻辑器件 三、复杂可编程逻辑器件 四、现场可编程门阵列 五、在系统编程技术简介

可采用与同步时序电路设计的方法，应注意时钟脉冲的选取 例用D触发器设计x1

用ROM实现逻辑函数时，地址译码器的每个输出都为一条字 线，不能减少。输出函数为标准的与或表达式。 为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用PLA。例1的PLA形式

通用阵列逻辑（General Array Logic） 工艺：E2CMOS 擦除方式：加电 基本结构：与或阵列（可编与、固定或） 输出电路结构：OLMC（可编程）

概述 组合逻辑电路（简称组合电路）任意时刻的输出信号仅 取决于该时刻的输入信号，与信号作用前电路原来的状 态无关 时序逻辑电路（简称时序电路）任意时刻的输出信号不 仅取决于该时刻的输入信号，而且还取决于电路原来的 状态，即与以前的输入信号有关

2-1(a), 2-2(b), 2-3(c), 2-6(c) 3-1,3-2(a), 3-3(b), 3-4(c), 3-5(d), 3-9(a) 请用VHDL语言描述与或非门和异或门