点击切换搜索课件文库搜索结果(111)
文档格式:PPT 文档大小:288.5KB 文档页数:14
可采用与同步时序电路设计的方法,应注意时钟脉冲的选取 例用D触发器设计x1
文档格式:PPT 文档大小:172.5KB 文档页数:7
用ROM实现逻辑函数时,地址译码器的每个输出都为一条字 线,不能减少。输出函数为标准的与或表达式。 为减小芯片面积,简化译码器,使输出函数为最简的与或表达式,采用PLA。例1的PLA形式
文档格式:PPT 文档大小:43.5KB 文档页数:2
通用阵列逻辑(General Array Logic) 工艺:E2CMOS 擦除方式:加电 基本结构:与或阵列(可编与、固定或) 输出电路结构:OLMC(可编程)
文档格式:PPT 文档大小:486KB 文档页数:8
概述 组合逻辑电路(简称组合电路)任意时刻的输出信号仅 取决于该时刻的输入信号,与信号作用前电路原来的状 态无关 时序逻辑电路(简称时序电路)任意时刻的输出信号不 仅取决于该时刻的输入信号,而且还取决于电路原来的 状态,即与以前的输入信号有关
文档格式:PPT 文档大小:290.5KB 文档页数:16
2-1(a), 2-2(b), 2-3(c), 2-6(c) 3-1,3-2(a), 3-3(b), 3-4(c), 3-5(d), 3-9(a) 请用VHDL语言描述与或非门和异或门
文档格式:PPT 文档大小:717.5KB 文档页数:19
逻辑函数及其表示方法 定义:用有限个与或非逻辑运算符号按某种逻辑关系将逻 辑变量A,B,C,…连接起来,所得到的表达式Y=F(A, B,C,...)称为逻辑函数
文档格式:PPT 文档大小:189.5KB 文档页数:5
输入信号为双端的情况下,JK触发器的逻辑功能最为完善。 输入信号为单端的情况下,D触发器用起来最方便
文档格式:PPT 文档大小:606.5KB 文档页数:33
N进制计数器是指计数器的状态每经N个计数脉冲循环一 次,即输入N个计数脉冲,计数器给出一个(进位)输出 脉冲。故可作为分频比为N的分频器使用
文档格式:PPT 文档大小:500KB 文档页数:27
分析清楚时序电路的输入条件和输出条件,确定有多少种 输入信息的历史情况,由相应的电路状态记忆,从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态,根据设计要 求和各种可能的输入情况,确定该时刻的现在的输出和下 一时刻电路的下一个状态,画出状态转换线,注明输入和 输出,完成原始状态图。可多设几个状态,不要发生遗漏 和错误
文档格式:PPT 文档大小:289KB 文档页数:17
例1设计判断输入序列为101的检测器。输入为x,输 出为z。对输入序列每三位进行一次判决:若三位代 码是101,则对应其最后一个1时,输出z为1;其它 情况z为0
首页上页23456789下页末页
热门关键字
搜索一下,找到相关课件或文库资源 111 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有