组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

概述 组合逻辑电路（简称组合电路）任意时刻的输出信号仅 取决于该时刻的输入信号，与信号作用前电路原来的状 态无关 时序逻辑电路（简称时序电路）任意时刻的输出信号不 仅取决于该时刻的输入信号，而且还取决于电路原来的 状态，即与以前的输入信号有关

 掌握组合电路的测试生成  代数法 异或法 布尔差分法  算法D算法 PODEM算法 FAN算法 其他  时序电路的测试生成  可测性方法（不具体要求）

同济大学：《逻辑网络》课程电子教案（PPT课件）同步时序电路设计中的问题 Advanced design issue

《数字电子技术》课程教学课件（PPT讲稿）第五章 时序逻辑电路 CH51 时序电路的基本分析和设计方法

6.1时序电路概述 6.2时序逻辑电路的分析 6.3寄存器、移位寄存器 6.4计数器

6.1.1 时序逻辑电路的模型与分类 6.1.2 时序电路逻辑的表达

第 1 章 概述.1 1.1 数字逻辑.1 1.2 Verilog. 2 第 2 章 基本逻辑门.3 2.1 真值表和逻辑表达式.3 2.1.1 三种基本逻辑门.3 2.1.2 四种常用逻辑门.4 2.2 基于乘积和的设计.6 2.3 基于和项积的设计.8 第 3 章 现场可编程门阵列(FPGA). 21 第 4 章 Basys2 原理图. 25 第 5 章 组合逻辑.32 第 6 章 运算电路.83 第 7 章 时序电路. 110 附录 A 代码仿真及设计实现. 161

6.1时序电路概述 6.3寄存器、移位寄存器 6.2时序逻辑电路的分析 6.4计数器

第一篇 系统介绍. 1 第一章 系统概述. 1 第二章 通用电路简介. 2 第三章 实验区简介. 7 第二篇 基础型实验. 8 实验一 晶体管开关特性、限幅器与箝位器 . 8 实验二 门电路电参数的测试 . 13 实验三 CMOS 门电路测试 . 24 实验四 门电路逻辑功能及测试 . 28 实验五 组合逻辑电路（半加器全加器及逻辑运算） . 33 实验六 触发器（一）R-S，D，J-K . 38 实验七 触发器（二）三态输出触发器及锁存器 . 43 实验八 时序电路测试及研究 . 47 第三篇 综合型实验. 79 综合实验一 智力竞赛抢答器电路 . 79 综合实验二 电子秒表. 82 综合实验三 2 1 3 位直流数字电压表. 87 附录 CC7107A/D 转换器组成的 2 位直流数字电压表. 93 综合实验四 数字频率计. 96 综合实验五 拔河游戏机. 103 综合实验六 随机存取存储器 2114A 及其应用. 108 第四篇 设计型实验. 120 课题一 8 路抢答器电路设计 . 120 课题二 数字电子钟设计 . 124 课题四 汽车尾灯控制电路 . 137 课题五 篮球竞赛 30s 计时器. 141 第五篇 附录. 144