组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

概述 组合逻辑电路（简称组合电路）任意时刻的输出信号仅 取决于该时刻的输入信号，与信号作用前电路原来的状 态无关 时序逻辑电路（简称时序电路）任意时刻的输出信号不 仅取决于该时刻的输入信号，而且还取决于电路原来的 状态，即与以前的输入信号有关

 掌握组合电路的测试生成  代数法 异或法 布尔差分法  算法D算法 PODEM算法 FAN算法 其他  时序电路的测试生成  可测性方法（不具体要求）

同济大学：《逻辑网络》课程电子教案（PPT课件）同步时序电路设计中的问题 Advanced design issue

《数字电子技术》课程教学课件（PPT讲稿）第五章 时序逻辑电路 CH51 时序电路的基本分析和设计方法

6.1时序电路概述 6.2时序逻辑电路的分析 6.3寄存器、移位寄存器 6.4计数器

实验 1 门电路逻辑功能测试 实验 2 R-S，D，J-K 触发器 实验 3 时序电路测试及研究

实验一 常用电子仪器使用练习 .1 实验二 单极放大电路.3 实验三 射极跟随器.6 实验四 比例求和运算电路.8 实验五 门电路逻辑功能.10 实验六 组合逻辑电路的设计.12 实验七 译码器和数据选择器.13 实验八 多功能电路的设计.14 实验九 触发器.15 实验十 时序电路测试与设计.17 实验十一 计数器.18 实验十二 移位寄存器的设计方法.19 实验十三 555 时基电路.21

实验一 基本数字电路. 1-1 实验二 简单时序电路. 2-1 实验三 计数器. 3-1 实验四 555 时基电路及其应用. 4-1 选作部分.X-1 实验五 TTL、HC 和 HCT 器件的参数测试. X-1 实验六 数据选择器和译码器. X-4 实验七 全加器构成及测试. X-6 实验八 组合逻辑中的冒险现象. X-8 实验九 四相时钟分配器. X-10 实验十 A/D 转换器实验.X-12 实验十一 D/A 转换器实验. X-15 4、综合性实验.X-18 实验十二 多路智力竞赛抢答器设计. X-18 实验十三 数字钟电路设计. X-20

6.1.1 时序逻辑电路的模型与分类 6.1.2 时序电路逻辑的表达