单片机系列《proteus》指导书（6.7）第二章 电路原理图设计

吉林师范大学：物理教学实验课件（PPT讲稿）时序逻辑电路测试与设计-R

1.1 (1) (2) (3) (4) 1.3 (1) (2) 1.4 (1) (2) (3) 1.8 (1) (2) (3) 1.7 (1) (2) (3) 1.6 (1) (2) (3)

一、硬件描述语言（HDL） 1.VHDL:VHSIC Hardware Description Language； VHSIC : Very High Speed Integrated Circuit；

广东财经大学：信息学院《数字逻辑电路与系统设计》课程教学大纲

复旦大学：《微电子学与固体电子学》教学资源（硕士士学位论文）数字电视接收系统中射频前端电路研究与设计 Research and Design on RF Front-end Circuit of Digital TV Receiver System

10.8 现场可编程门阵列 FPGA:Field Programmable Gate Array 10.9 在系统可编程器件 ISP-PLD:In System Programmability PLD

1.1 将下列各式写成按权展开式： （352.6）10=3×102+5×101+2×100+6×10-1 （101.101）2=1×2

1.1 (1) (2) (3) (4) 1.3 (1) (2) 1.4 (1) (2) (3) 1.8 (1) (2) (3) 1.7 (1) (2) (3) 1.6 (1) (2) (3)

一､概述 周期性重复出现的一列数码称为序列码。 如：11000，11000，···。在序列码的一个周 期中所包含有的0和1的总数称为序列长度。 也称为循环长度，用M表示。 应用范围：作为数字系统的测试信号，同步 信号及地址码等。在通信､雷达､遥控等领域 内部有广泛的应用。而对于能产生序列码的 电路称为序列码发生器