全方位硬件描述—从系统到电路 多种描述方式—适应层次化设计 数据类型丰富，语法严格清晰 串行和并行通用，物理过程清楚 与工艺结构无关，可用于各类EDA工具

在硬件逻辑电路中,实际面对的数据对象总 是逻辑量,能够直接形成的运算是逻辑运算 算术运算可以看作是一种抽象的行为描述 组合运算电路主要包括加法器( adder)和 乘法器( multipliers)

本章目录 一、数字滤波器的技术指标与设计方法 二、用模拟滤波器设计IR数字滤波器 三、IIR数字滤波器的优化设计 四、R数字滤 Matlab波器的仿真实现

7.1概述 7.1.1时序逻辑电路的定义 7.1.2时序逻辑电路的结构 7.1.3时序逻辑电路的分类 7.2 时序逻辑电路的分析 7.2.1时序逻辑电路的分析步骤 7.2.2同步时序逻辑电路的分析举例 7.2.3异步时序逻辑电路的分析举例 7.3同步时序逻辑电路的设计 7.3.1同步时序逻辑电路的设计步骤 7.3.2同步时序逻辑电路设计举例

长江大学：《数字电子技术实验》课程教学课件（PPT讲稿）9.简易频率计设计

设计与实现一个数字下变频器(DDC)，完成系统结构及其组成模块的设计与实现，利用MATLAB开展系统级和模块级的进行仿真，编写FPGA程序，对硬件算法进行仿真，最后在实验平台验证设计结果

6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例

电子科技大学：《高等数字集成电路设计 Advanced Digital Integrated Circuits Design》课程教学资源（教学大纲，负责人：贺雅娟）

VHDL与 Verilog HDL的对比 1.整体结构 VHDL Verilog HDL entity实体名 is module模块名(端口表ort(端口说明)输入/输出端口说明

北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程教学资源（考试试卷）数字集成电路原理与设计