第一节 概述 第二节 基本逻辑门电路

随着集成工艺的发展，PLD的集成规模已经有了 很大的改变。CPLD就是一种集成度远远高于PAL和 GAL的电路

5.1 时序电路概述 5.2 基本触发器 5.3 集成触发器 5.4 时序图的绘制

6.1 数字电路概述 6.2 分立元件门电路 6.3 集成门电路 6.4 逻辑代数

3.1晶体管的开关特性 3.2TL集成逻辑门 3.3ECL集成逻辑门与I2L电路 3.4Ms逻辑门 3.5cmos电路

3.1 概述 3.2 半导体二极管门电路 3.3 CMOS门电路 3.4 TTL门电路 3.5 ECL集成电路 3.6 Bi-CMOS电路 3.7 不同类型数字集成电路间的接口

《数字电路与逻辑设计》课程各章习题（含解答）第五章 集成触发器

《数字电路与逻辑设计》课程各章习题（含解答）第三章 集成逻辑门

4.1 编码器 4.2 译码器 4.3 数据选择器 4.4 半加器与全加器 4.5 集成组合电路的扩展

吉林大学：《电子电路技术》课程电子教案（PPT教学课件）第七章 集成运算放大器