一． 时序分析的基本概念和术语 二． Quartus II中的时序约束设置 三． Quartus II中的时序分析 四． Quartus II中的编译报告 五． FPGA芯片的时序指标举例

本章首先介绍FPGA/CPLD开 发和ASIC设计的流程，然后分别 介绍与这些设计流程中各环节密 切相关的EDA工具软件，最后就 MAX+plusII的基本情况和EDA 重用模块IP作一简述

5.1包图的概念 5.2包的关系 5.3包的设计原则 5.4包图的应用

6.1 原理图方式设计初步 6.2 较复杂电路的原理图设计 6.3 参数可设置LPM宏功能块应用

随着微型化程度不断提高,元件和布线技术也取得巨大发展,例如BGA外壳封装的高集 成度的微型IC,以及导体之间的绝缘间距缩小到0.5mm,这些仅是其中的两个例子。电子元 件的布线设计方式,对以后制作流程中的测试能否很好进行,影响越来越大。下面介绍几种 重要规则及实用提示

3.1 概 述 3.2 组合逻辑电路的分析 3.3 组合逻辑电路的设计 3.4 加 法 器 3.5 数值比较器 3.6 编 码 器 3.7 译 码 器 3.8 数据选择器 3.9 数据分配器 3.10 奇偶检测电路 3.11 用中规模集成电路设计一般组合电路 3.12 组合电路中的竞争冒险

14. 复杂代码设计要领 15. 层次化设计与元件语句（component ） 16. 代码复制（generate定义语句） 17. 复杂电路的代码结构

6.1 概述 6.2 高速多功能DAQ主板 6.3 模拟输入信号的调理 6.4 高速采集及存储系统设计 6.5 时序控制逻辑设计 6.6 DDS信号源的设计

一、音频播放器程序设计 二、MMControl控件 三、 Windows Media Player控件的使用 四、设计个性化的音频播放器界面 五、知识延伸——API函数

一、模拟画笔程序设计 二、图形设计基础 三、图形控件 四、绘图方法 五、键盘和鼠标事件过程 六、知识延伸——拖放