一、拟建35/10KV变电所供电系统设计 (一)设计目的: (二)、原始资料:

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

《数字电路与逻辑设计》课程实验指导（课程设计）设计一 自动交通控制系统

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

一、COMPONENT语句 二、COMPONENT_INSTANT语句

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

《电子设计自动化技术》课程教学资源（PPT课件）第1章 EDA技术概述

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）