分析清楚时序电路的输入条件和输出条件，确定有多少种 输入信息的历史情况，由相应的电路状态记忆，从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态，根据设计要 求和各种可能的输入情况，确定该时刻的现在的输出和下 一时刻电路的下一个状态，画出状态转换线，注明输入和 输出，完成原始状态图。可多设几个状态，不要发生遗漏 和错误

3.1 概 述 3.2 组合逻辑电路的分析 3.3 组合逻辑电路的设计 3.4 加 法 器 3.5 数值比较器 3.6 编 码 器 3.7 译 码 器 3.8 数据选择器 3.9 数据分配器 3.10 奇偶检测电路 3.11 用中规模集成电路设计一般组合电路 3.12 组合电路中的竞争冒险

北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（数字集成电路原理与设计）chap4-1 第四章 CMOS单元电路 基本单元电路 4.8 传输门逻辑电路

第一节 组合电路的分析方法 第二节 组合电路的设计方法 第三节 常用集成组合逻辑电路 第四节 组合逻辑电路的竞争与险象

学习要点： • 组合电路的分析方法和设计方法 • 竞争与冒险的检查与消除方法 3.1 组合逻辑电路的分析 3.2 组合逻辑电路的设计 3.3 组合电路中的竞争与冒险

第一节 组合电路的分析方法 第二节 组合电路的设计方法 第三节 常用集成组合逻辑电路 第四节 组合逻辑电路的竞争与下险象

3.1 概述 3.2 组合逻辑电路的分析和设计 3.3 若干常用的组合逻辑电路 3.4 组合电路中的竞争—冒险现象

数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

•了解组合逻辑电路的特点； •熟练掌握组合电路分析和设计的基本方法； •掌握几种常用的组合逻辑电路的功能及其 中规模芯片的使用方法和应用； •了解竞争、冒险的概念及消除冒险的基本 方法