655同步时序逻辑电路设计举例 例 设计一个“111.3序列检测器,用来检测串行 二进制序列,要求每当连续输入3个(或3个以上)时, 检测器输出为1,否则输出为0。其典型输入输出序 列如下: 输入x:0111011110 输出Z:00010001 0
6.5.5 同步时序逻辑电路设计举例 例： 设计一个“ 111…”序列检测器，用来检测串行 二进制序列，要求每当连续输入3个(或3个以上)1时， 检测器输出为1，否则输出为0。其典型输入输出序 列如下： 输入x：0 1 1 1 0 1 1 1 1 0 输出Z：0 0 0 1 0 0 0 1 1 0
解:·作状态图和状态表 B 0/0 A C 0/0 1/1
解： • 作状态图和状态表 0 A 0/0 0/0 0/0 0/0 B 1/0 D 1/1 1/1 C 1/0
次态输出Z 现态 A/0 B/0 ABCD A/0 C/0 A/0 D/1 A/0
现 态 次态/输出Z x=0 x=1 A B C D A/0 A/0 A/0 A/0 B/0 C/0 D/1 D/1
状态化简 用观察法可得最大等效类为:(A),(B),C,D) 令C=(C,D),可得下列最简状态表 次态输出Z 现态 次态输出Z 现态 x=0 x=0 A/0 B/0 ABCD A/0 B/0 A/0 C/0 A/0 C/0 A/0 D/1 ABC A/0 C/1 A/0 D/1
• 状态化简 用观察法可得最大等效类为：(A), (B), (C,D) 令C＝(C,D),可得下列最简状态表 现 态 次态/输出Z x=0 x=1 A B C A/0 A/0 A/0 B/0 C/0 C/1 现 态 次态/输出Z x=0 x=1 A B C D A/0 A/0 A/0 A/0 B/0 C/0 D/1 D/1
状态分配 AB,BC,AC应相邻 AB,AC应相邻 AB应相邻 次态输出Z A应为逻辑0 现态 2 x=0 0 0/A ABC A/0 B/0 A/0 C/0 A/0 C/1 B
状态分配： • AB，BC，AC应相邻 • AB，AC应相邻 • AB应相邻 • A应为逻辑0 A B 0 1 0 1 y1 现 态 y2 次态/输出Z x=0 x=1 A B C A/0 A/0 A/0 B/0 C/0 C/1 C
yr0 A C 现态次态y2+)y)输出Z B x=0 x=1 次态输出Z0000 01/0 现态 01000 10/0 x=1 00/0 0/1 ABC B/0 A/0 C/0 A/0 C/1
现态 y2 y1 次态y2 (n+1)y1 (n+1)/输出Z x=0 x=1 0 0 0 1 1 0 00/0 00/0 00/0 01/0 10/0 10/1 现 态 次态/输出Z x=0 x=1 A B C A/0 A/0 A/0 B/0 C/0 C/1 A B 0 1 0 1 y1 y2 C
确定激励函数和输出函数表达式: O (n+1) 选用J—K触发器 Kdd10 输入现态 次 太 激励函数输出 2 k2 JI KI x0000 00 000d011d 000d 00dd 0d0d 00 0 00d ddd0d d0d ldddldd Z000d001d
现 态 y2 y1 次 态 y2 (n+1y1 (n+1) 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 输 入 x 激励函数 J2 K2 J1 K1 0 0 0 0 0 0 d d 0 1 1 0 1 0 d d 0 d 0 d 0 d d 1 d 1 0 d d d d d 0 d 1 d 1 d d 1 d 0 0 d d d d d 0 0 0 0 1 1 1 1 输 出 Z 0 0 0 d 0 0 1 d Q Q(n+1) J K 0 d 1 d d 1 d 0 0 0 0 1 1 0 1 1 确定激励函数和输出函数表达式： 选用J－K触发器
y1 200011110 输入现态激励函数输出,0 o dd o X y2 J,K,JI KI Z 2 Lollo 00d0d0d0y1 xy200011110 010dd10 oldin 000 1 dd 10 d o 1 dddd d XV 200011110 10d0d1d0.000o|m 10 1dd10 1 dd dd d00d1 20001 0 ddddd o ddd d y1200011110 K 000 0 2=y1 x 10dd‖0 Z- 2
xy2 0 d 0 d 00 01 0 1 y1 11 10 d 0 d 1 J2 xy2 d 1 d d 00 01 0 1 y1 11 10 0 d d d K2 xy2 0 0 d d 00 01 0 1 y1 11 10 0 1 d d J1 xy2 d d 1 d 00 01 0 1 y1 11 10 d d d 1 K1 xy2 0 0 0 d 00 01 0 1 y1 11 10 1 0 d 0 Z 现态 y2 y1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 输入 x 激励函数 J2 K2 J1 K1 0 d 0 d 0 d d 1 d 1 0 d d d d d 0 d 1 d 1 d d 1 d 0 0 d d d d d 0 0 0 0 1 1 1 1 输 出 Z 0 0 0 d 0 0 1 d J2=xy1 , k2=x J1=xy2 , k1=1 Z=xy2
画电路图 xy2 y2 K CP X
• 画电路图 J2=xy1 , k2=x J1=xy2 , k1=1 Z=xy2 K1 K C 2 C y2 CP x y1 z y2 & y1 1 & J1 J2 &
分析: 由于电路有冗余状态“11,一旦电路进入“11状态 不管输入为0还是1,经过一个时钟周期后,电路应自动 进入有效状态,否则电路存在“挂起”现象 分析方法为: 确定无效状态的次态,由于无效状态的次态为d, 所以在化简的卡诺图中,被卡诺圈圈起的d为1,没有被 卡诺圈圈起的d为0。然后判断无效状态的次态是否为有 效状态或是否存在“挂起”现象
• 分析： 由于电路有冗余状态“11”，一旦电路进入“11”状态， 不管输入为 0还是1，经过一个时钟周期后，电路应自动 进入有效状态，否则电路存在“挂起”现象。 分析方法为： 确定无效状态的次态，由于无效状态的次态为d， 所以在化简的卡诺图中，被卡诺圈圈起的d为1，没有被 卡诺圈圈起的d为0。然后判断无效状态的次态是否为有 效状态或是否存在“挂起”现象