第五章集成触发景
第五章 集成触发器
触发器是一种存储元件,在电路中用来" 记忆"电路过去的输入情况。 个触发器具有两种稳定的状态,个称之 为"0"状态,另一种称之为"1状态。在任何时刻 触发器只处于一个稳定状态当触发脉冲作用时, 触发器可以从一种状态翻转到另一种状态 常用的触发器有RS触发器,D触发器J-K 触发器和T触发器
触发器是一种存储元件，在电路中用来" 记忆"电路过去的输入情况。 一个触发器具有两种稳定的状态,一个称之 为 "0"状态，另一种称之为"1"状态。在任何时刻, 触发器只处于一个稳定状态,当触发脉冲作用时, 触发器可以从一种状态翻转到另一种状态。 常用的触发器有R–S触发器, D触发器J – K 触发器和T触发器
51基本R一S触发器 基本R一S触发器可由两个"与非"门交叉 耦合组成,其逻辑图和逻辑符号如下: 0 G1& g R R y0s
5.1 基本R－S触发器 基本R－S触发器可 由两个"与非"门交叉 耦合组成，其逻辑图和逻辑符号如下： G1 & & R Q G2 S Q 0 1 1 1 0 0 Q R S Q
基本R-S触发器的输入与状态之间的 逻辑关系可用触发器的功能表来描述。 基本R一S触发器功能表 R S Om+1) 功能说明 00 不定 置0 10 置1 不变
基本R－S触发器的输入与状态之间的 逻辑关系可用触发器的功能表来描述。 R S Q(n+1) 功能说明 0 0 0 1 1 0 1 1 d 0 1 Q 不定 置 0 置 1 不变 基本R－S触发器功能表
基本R-S触发器的次态方程为 RS 00011110 OfD =S+Ro doon 其约束条件为: d01 R+S=1 n+l) 基本R一S触发器的一个重要特性:如果连 续出现多个置0或置1信号,只有第一个置0或置 1信号起作用。利用这一特性可消除机械开关的 触点抖动。 基本R一S触发器也可由"或非"门组成
基本R－S触发器的次态方程为： Q(n+1)＝S＋RQ 其约束条件为： R+S=1 基本R－S触发器的一个重要特性：如果连 续出现多个置0或置1信号，只有第一个置0或置 1信号起作用。利用这一特性可消除机械开关的 触点抖动。 基本R－S触发器也可由"或非"门组成。 0 00 01 11 10 0 1 RS Q 0 Q(n+1) d d 0 1 1 1
52电平触发式触发器 52L电平触发式R触发器 在数字 中,通常簍求触发器按一定的时间 节拍动作,即让输入信号的作用受到时钟脉冲的控 制,为此岀现了带时钟控制的电平触发式RS触 发器,其逻辑图和逻辑符号如下: 0 G1& g 2 0 10 G3& &|G4 R CP RCP S
5.2 电平触发式触发器 在数字系统中，通常要求触发器按一定的时间 节拍动作，即让输入信号的作用受到时钟脉冲的控 制，为此出现了带时钟控制的电平触发式R－S触 发器，其逻辑图和逻辑符号如下： G1 & & R Q G2 S Q & & CP G3 G4 Q R S Q CP 0 1 1 1 0 1 1 0 0 5.2.1 电平触发式R－S触发器
当CP为0时,不论R,S为何值,触发器的 状态保持不变;当CP为1时,触发器的状态取 取决于R和S,工作原理与R-S触发器相同。 电平触发式R-S触发器的功能表和状态表如下: 电平触发式R-S触发器功能表 R S O+) 功能说明 00 不变 01 置 不定
当CP为0时，不论R，S为何值，触发器的 状态保持不变；当CP为1时，触发器的状态取 取决于R和S，工作原理与R－S触发器相同。 电平触发式R－S触发器的功能表和状态表如下： R S Q(n+1) 功能说明 0 0 0 1 1 0 1 1 Q 1 0 d 不变 置 1 置 0 不定 电平触发式R－S触发器功能表
电平触发式R-S触发器状态表 现态 次态 n+ Q|Rs=00011110 0 0 d 00 电平触发式R-S触发器状态图 RS 00.10 01 0 00.01 10
现 态 Q 次 态 Q(n+1) 0 1 0 1 0 1 1 1 d d 0 0 RS=00 1 1 1 0 电平触发式R－S触发器状态表 0 1 00, 10 00, 01 RS 01 10 电平触发式R－S触发器状态图
电平触发式R-S触发器的状态方S 00011110 程为: 00 0 O(n+D=S+RO 1 11 do RS=0(约束条件) mn+1) 电平触发式R-S触发器存在次态不能确定 和"空翻"两个问题
电平触发式R－S触发器存在次态不能确定 和"空翻"两个问题。 电平触发式R－S触发器的状态方 程为： Q(n+1)＝S＋RQ RS = 0 (约束条件) 1 00 01 11 10 0 1 RS Q d Q(n+1) 0 1 1 0 d 0
522电平触发式D触发器 如果使电平触发式钟控R一S触发器的R和S端始终 处于互补状态,则可消去次态不能确定的问题,这就形 成了所谓的D触发器,其逻辑图的逻辑符号如下: 0 &|G 2 &|G (S) D 0
1 1 5.2.2 电平触发式D触发器 如果使电平触发式钟控R－S触发器的R和S端始终 处于互补状态, 则可消去次态不能确定的问题, 这就形 成了所谓的D触发器, 其逻辑图的逻辑符号如下: Q Q C D 0 0 1 1 1 0 1 0 1 1 0 1 1 0 0 G1 & & (R) Q G2 D Q & & CP G3 G4 (S)
