6.1 时序电路概述 6.2 同步时序逻辑电路的分析 6.3 异步时序电路的分析方法 6.4 同步时序电路的设计方法

6.1时序逻辑电路概述 6.2同步时序电路的分析 6.3异步时序电路的分析 6.4同步时序电路的设计方法

电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。本章重点是掌握二进制、十进制及其相互转换，了解BCD码的含义；理解二进制计数器的逻辑功能(同步、异步、加法、减法)；难点是移位寄存器的工作原理分析，计数器的工作过程分析。 • 5.1 概述 • 5.2 触发器 • 5.3 时序逻辑电路的分析 • 5.4 常用时序逻辑电路 • 5.5 时序逻辑电路的设计 • 5.6 用PLD实现时序逻辑电路

1掌握同步时序电路的一般分析方法 2掌握同步计数器的一般分析方法 3会用反馈归零法、反馈置数法和级联法将集成芯片构成任意进制计数器 4根据功能表会用大、中规模集成芯片构成给定功能的电路  第1、2学时： 时序逻辑电路的分析方法  第3、4学时： 时序逻辑电路的设计方法  第5、6学时： 同步计数器  第7、8学时： 集成同步计数器及其应用  第9、10学时：数据寄存器和移位寄存器

6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例

6.2.1 分析同步时序逻辑电路的一般步骤 6.2.2 同步时序逻辑电路分析举例

6.1 设计时序逻辑电路的原则 6.2 时序逻辑电路的设计方法与步骤 6.3 同步时序逻辑电路设计 (时钟同步状态机的设计)

一、时序电路基本分析方法 二、同步时序逻辑电路分析举例 三、异步时序电路分析举例

设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端的话应将其作为激励来考虑，并注意脉冲异步时序电路对输入脉冲的两个限制条件

异步时序逻辑电路的特点及模型 1.同步时序逻辑电路的特点 各触发器的时钟端全部连接在一起,并接在系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的