4.1 概述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用PLD实现组合电路 4.5 组合逻辑电路的竞争与冒险

异步时序逻辑电路的特点及模型 1.同步时序逻辑电路的特点 各触发器的时钟端全部连接在一起,并接在系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的

1.基本逻辑门电路 2.组合逻辑门电路的分析与设计 3.组合逻辑电路 时序逻辑电路

5.4 时序电路的设计方法 5.4.1 时序电路的设计方法

 概述  组合逻辑电路分析  组合逻辑电路设计  考虑特殊问题的逻辑设计  若干常用的组合逻辑电路  组合逻辑电路中的竟争——冒险

本章主要介绍数字电路的基本知识、门电路和常用逻辑电路的工作原理等。 7.1 基本概念 7.2 逻辑代数基础 7.3 逻辑门电路 7.4 组合逻辑电路的分析 7.5 组合逻辑电路的综合

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

9.1 门电路 9.1.1 模拟电路与数字电路的区别 9.1.2 基本门电路 9.1.3 复合门电路 9.1.4 集成门电路 9.2 组合逻辑电路分析基础 9.2.1 计数制与代码 9.2.2 逻辑函数的化简 9.2.3 组合逻辑电路 9.3 编码器 9.4 译码显示电路 9.5 数值比较器和数据选择器

5.1 异步时序逻辑电路的特点及模型 5.2 脉冲异步时序逻辑电路 5.3 电平异步时序逻辑电路的分析与设计

• 5.1 概述 • 5.2 触发器 • 5.3 时序逻辑电路的分析 • 5.4 常用时序逻辑电路 • 5.5 时序逻辑电路的设计 • 5.6 用PLD实现时序逻辑电路