点击切换搜索课件文库搜索结果(990)
文档格式:PPT 文档大小:819.5KB 文档页数:18
一、流体在直管中的流动阻力 1、计算圆形直管阻力的通式 2、管壁粗糙度对摩擦系数的影响 3、层流时的摩擦系数 4、湍流时的摩擦系数与量纲分析 5、流体在非圆型直管内的流动阻力 二、管路上的局部阻力 三、管路系统中的总能量损失
文档格式:PDF 文档大小:1.46MB 文档页数:65
一、MOS场效应管的特点 二、场效应管的等效电路(模型) 三、MOS管三种基本放大电路 四、MOS恒流源负载 五、MOS管电流源 六、MOS管单级放大器 七、MOS管差分放大电路 八、CMOS管功率放大电路 九、MOS模拟开关
文档格式:PDF 文档大小:469.18KB 文档页数:6
为研究膏体料浆管道输送过程中的压力损失,本文建立了新型闭路环管试验测试平台,研究了管径、料浆流速、料浆中固相含量和物料粒径对膏体料浆管道输送压力损失的影响。流速对压力损失的影响分两个阶段:当流速小于黏性过渡流速时,压力损失随流速呈线性增加;当流速大于黏性过渡流速时,压力损失随着流速增加呈1~2次多项式增加,且增加速率远大于流速增加速率。压力损失随管径增大呈负幂指数减小,随料浆中固相质量分数的增加呈指数增加。在相同工况条件下,细粒级较粗粒级料浆管输压力损失更大,且黏性过渡流速较大,压力损失随流速增加相对缓慢
文档格式:PDF 文档大小:1.7MB 文档页数:10
通过摩擦磨损、高温硬度及相应的分析试验研究了典型身管用钢32Cr2MoVA、30SiMn2MoVA在室温、200、400以及600℃下的摩擦磨损行为与规律.结果表明:两种材料的摩擦系数在各个温度区间内的区别不大,主要受摩擦氧化物产生与否影响.32Cr2MoVA的磨损率随着温度的提高先降低再提高之后又下降,30SiMn2MoVA的磨损率随着温度的上升而先降低,然后逐渐升高,600℃达到最高.温度、身管钢在高温下的硬度和磨盘材料与滑动销的高温硬度差(Hd-Hp)共同影响磨损表面氧化物层的最终形态.室温至200℃时,身管钢磨损行为主要受表面氧化物层的影响.室温下两种身管钢磨损机理均为黏着磨损及磨粒磨损,200℃时均为氧化轻微磨损.环境温度达到400℃以上时,身管钢以及磨盘材料的基体硬度开始影响磨损行为.400℃时两种身管钢磨损机理均为氧化严重磨损.600℃时,32Cr2MoVA的Hd-Hp减小,磨损表面出现了厚度很大、致密的氧化物层,磨损机理为氧化轻微磨损;而30SiMn2MoVA的Hd-Hp显著增大,试样发生了明显的塑性挤出,为塑性挤出磨损
文档格式:PPT 文档大小:350.5KB 文档页数:67
(1)了解网络管理的定义、目标、发展、标准化进程、主要功能和网络管理的对象; (2)了解网络管理的基本模型、管理模式和软件结构; (3)掌握简单网络管理协议、SNMP管理控制框架、snP实现和 SNMPv2;
文档格式:PDF 文档大小:675.35KB 文档页数:6
基于套管挤毁的传统理论,从合金设计、织构设计、强韧化机制和管柱设计等方面介绍了宝钢超高抗挤、抗挤抗硫和抗挤耐热等抗挤系列套管的技术特点.以晶粒细化、析出相强化和织构优化等角度研究了套管的抗挤毁机制,提出了抗挤抗硫套管在硫化氢腐蚀介质中的三个阶段的腐蚀行为以及抗挤耐热套管的抗挤强度的预测模型
文档格式:DOC 文档大小:30.5KB 文档页数:1
2-1节近代管理理论 《管理学基础》第六次课授课计划 第二章管理思想 第一节近代管理理论 1.掌握泰罗的科学管理理论和法约尔的一般管理理论 2.掌握梅奥的人际关系理论的主要观点;了解韦伯与理想行政组织体系。 3.具有初步应用古典理论分析与处理实际管理问题的能力;能够从管理思想的高度认识与分析事物。 1、泰罗的科学管理理论 2、法约尔的一般管理理论 3、“霍桑试验”与梅奥
文档格式:PPT 文档大小:104KB 文档页数:7
处理机管理 处理器管理的第一项工作是处理中事断件, 处理器管理的第二项工作是处理器调度。 为了实现处理器管理功能,一个非常重要的 概念进程( process)引入操作系统,处理器 的分配和执行都是以进程为基本单位;随 着分布式系统的发展,为了进一步提高系 统并行性,使并发执行单位的粒度变细, 又把线程( Thread)概念引入操作系统。因 而,对处理器的管理可以归结对进程和线 程的管理,包括:
文档格式:PDF 文档大小:1.16MB 文档页数:10
为了降低硬件开销,越来越多的加法器电路采用传输管逻辑来减少晶体管数量,同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究,提出一种基于摆幅恢复传输管逻辑(Swing restored pass transistor logic, SRPL)的全加器设计方案。该方案首先分析电路的阈值损失机理,结合晶体管传输高、低电平的特性,提出一种摆幅恢复传输管逻辑的设计方法;然后,采用对称结构设计无延时偏差输出的异或/同或电路,利用MOS管补偿阈值损失的方式,实现异或/同或电路的全摆幅输出;最后,将异或/同或电路融合于全加器结构,结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下,本文采用HSPICE仿真验证所设计的逻辑功能,与文献相比延时降低10.8%,功耗延时积(Power-delay product, PDP)减少13.5%以上
首页上页5960616263646566下页末页
热门关键字
搜索一下,找到相关课件或文库资源 990 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有