1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

第一节 范围和可视性 第二节 重载

一、理解什么是正向设计方法 二、 HDL在EDA设计中的作用 三、 VHDL的特点

Review VHDL程序组成部分及其功能

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

华中科技大学管理学院：《经济法》课件讲义_第九章 合同法（朱雪忠）

华中科技大学管理学院：《经济法》课件讲义_第四章 专利法（朱雪忠）

组织的有关概念 组织设计与常见组织结构 人员配备