第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

一、填空题(每空1分,共20分) 1.11110,010002.4;3.2,上限阀值电压,下限阀值电压; 4.Qn+1=Qn+1=Qn+KQ;5.模数,数模;6.1,0; 7.时序逻辑电路,组合逻辑电路;8.高,并联使用; 9.与,或;10.只读,随机存取

实验一 门电路逻辑功能及测试 实验二 组合逻辑电路 实验三 译码器和数据选择器 实验四 触发器 实验五 时序电路测试及研究 实验六 计数译码显示电路的设计 实验七 555时基电路的应用 实验八 数字电子秒表

3.1触发器 3.2时序逻辑电路的分析与设计方法 3.3计数器 3.4寄存器 3.5顺序脉冲发生器 3.6随机存取存储器(roM）

1.原理：在控制信号作用下，从多个输入中每次选中一个输出。因此又称多路开关(Multiplexer－MUX)。是计算机系统中使用最多的一类中规模器件

第一节 双稳态触发器 一、RS 触发器 三、D 触发器 二、JK 触发器 四、T 触发器 第二节 时序逻辑电路 一、数码寄存器 二、移位寄存器 三、二进制计数器 四、十进制计数器 第三节 脉冲的产生与整形 第四节 555定时器及其应用

4.1 时序电路概述 4.1.1 时序电路的一般形式 4.1.2 时序电路的分类 4.1.3 时序电路的描述方法 4.2 双稳态元件 4.2.1 S-R 锁存器 4.2.2 /S- /R 锁存器 4.2.3 带使能端的S- R 锁存器 4.2.4 D 锁存器 4.2.5 边沿触发D触发器 4.2.6 主从S-R 触发器 4.2.7 主从J-K 触发器 4.2.8 边沿触发J－K 触发器 4.2.9 T 触发器 4.3 同步时序电路的分析方法 4.4 计数器 4.4.1 二进制串行计数器 4.4.2 二进制同步计数器 4.4.3 用跳越的方法实现任意模数的计数器 4.4.4 强置位计数器 4.4.5 预置位计数器 4.4.6 修正式计数器 4.4.7 MSI 计数器及应用 4.5 寄存器 4.5.1 并行寄存器 4.5.2 移位寄存器 4.5.3 MSI寄存器应用举例 4.6 节拍分配器 4.6.1 计数型节拍分配器 4.6.2 移位型节拍分配器 4.6.3 MSI节拍分配器举例

8.1 数字系统的基本模型 8.1.1 信息处理单元的构成 8.1.2 控制单元CU的构成 8.2 数字系统设计的描述工具 8.2.1 方框图 8.2.2 定时图 (时序图、时间关系图) 8.2.3 逻辑流程图 8.2.4 ASM图

单稳态与无稳态电路 锁存器与触发器 时序电路分析 计数器与移位寄存器 双稳态元件

一、卡诺图化简法直观方便，过程简单明了，但只适合于变量数<=4的函数。 二、Q-M(Quine-McCluskey) 法和卡诺图法的化简思路是一致的:两相邻最小项可以合并,消去一个变量. [1952，1956]