1.(每题2分,共10分)判断题(若正确,则在题前的括号中打√;否则,打): (a)()若合式公式A是永真式当且仅当合式公式B是永真式,则AB是永真式。 (b)()若合式公式A是可满足的,则~A是不可满足的。 (c)()v((,x)y~(,y)是可满足的 (d)()设P是一个由P系统增加单个合式公式pq作为公理所得到的系统,则P是协调的

一、实验目的 1．掌握中规模 4 位双向移位寄存器逻辑功能及使用方法。 2．熟悉移位寄存器的应用：实现数据的串行、并行转换和构成环形计数器

一、实验目的 1．熟悉中规模集成电路计数器的功能及应用。 2．进一步熟悉数字逻辑实验箱中的译码显示功能

一、实验目的 l.掌握中规模4位双向移位寄存器74LS194逻辑功能及使用方法。 2.熟悉移位寄存器的应用

机器语言 计算机是靠大量的逻辑电路开开合合来运行 的,它们识别的只是高、低电位,用二进制 的方法来表示,刚好就是1和0。所有我们发 给计算机的指令,以及我们保存在计算机内 的数据,最终都将转换成一系列的由0和1组 成的数字串,计算机才“看”得明白。这就 是我们所说的机器语言

555定时器是电子工程领域中广泛使用的一种中规模集成电路,它将模拟与 逻辑功能巧妙地组合在一起,具有结构简单、使用电压范围宽、工作速度快、定 时精度高、驱动能力强等优点。555定时器配以外部元件,可以构成多种实际应 用电路。广泛应用于产生多种波形的脉冲振荡器、检测电路、自动控制电路、家 用电器以及通信产品等电子设备中

一、系统建模简介 二、逻辑数据建模的过程 三、数据的收集和整理技术 四、构建数据库模型的步骤 五、分析数据模型 六、类和对象建模

一、多总线结构,三组16-bit数据总线和一组程序总线 二、40-bit算术逻辑单元(ALU),包括一个40- bit的桶形 三、移位器和两个独立的40-bit加器 四、17x17-bit并行乘法器,连接一个40-bit的专用加法器

我们在这里要解决的问题是: 如何用一个中规模N进制的计数器,实现一个M进 制的计数器(N>M)? 实际上就是一个多余的状态如何取掉的问题。以前 我们曾经讲过一些,有两种方法:清除法和置位法

根据功能要求,实现具体电路设计,本节分为用门电路设计和用中规模功能器件设计。 一、采用门电路设计 1、一般设计方法 设计过程与分析过程正好相反,其步骤如下: (1)搞清功能要求,明确因果关系,设置输入、输出变量