3.1.2基本RS触发器 (1)逻辑电路及逻辑符号 (2)RS触发器的特征表

绪论 数字逻辑电路 1数字信号 (1)数字量:在时间和幅度上不连续变化的物理量。 它们的变化总是发生在一系列离散的瞬间

第一节 寄存器 第二节 计数器 第三节 一般时序电路

第7章数据流模型化 本章讲述 Verilog HDL语言中连续赋值的特征。连续赋值用于数据流行为建模:相反,过 程赋值用于(下章的主题)顺序行为建模。组合逻辑电路的行为最好使用连续赋值语句建模

3.1 概述 3.2 VHDL程序基本结构 3.3 VHDL语言要素 3.4 VHDL顺序语句 3.5 VHDL并行语句 3.6 子程序(SUBPROGRAM) 3.7 库、程序包及其他 3.8 VHDL描述风格 3.9 基本逻辑电路设计 3.10 状态机的VHDL设计

1.4 逻辑代数的基本定理 1.5 逻辑函数及其表示方法 1.6（1.7） 逻辑函数的卡诺图化简法 1.7（1.8） 具有无关项逻辑函数及其化简

6.1 概述 6.2 施密特触发器 6.3 单稳态触发器 6.4 多谐振荡器

第九章数模与模数转换电路 9.1D/A转换器 一D/A转换器的基本原理 对于有权码,先将每位代码按其权的大小转换成相应的模拟量,然后将这些模拟量相加,即可得到与数字量成正比的总模拟量,从而实现了数字/模拟转换

4.1 概述 4.2 基本RS触发器 4.3 时钟触发器 4.4 时钟触发器的直接置位和直接复位

2.4 TTL门电路 2.4.1 TTL门电路 2.4.2 TTL反相器输入输出特性