为了降低硬件开销，越来越多的加法器电路采用传输管逻辑来减少晶体管数量，同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究，提出一种基于摆幅恢复传输管逻辑（Swing restored pass transistor logic, SRPL）的全加器设计方案。该方案首先分析电路的阈值损失机理，结合晶体管传输高、低电平的特性，提出一种摆幅恢复传输管逻辑的设计方法；然后，采用对称结构设计无延时偏差输出的异或/同或电路，利用MOS管补偿阈值损失的方式，实现异或/同或电路的全摆幅输出；最后，将异或/同或电路融合于全加器结构，结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下，本文采用HSPICE仿真验证所设计的逻辑功能，与文献相比延时降低10.8%，功耗延时积（Power-delay product, PDP）减少13.5%以上

PLD能做什么呢?可以毫不夸张的讲,PLD能完 成任何数字器件的功能,上至高性能CPU,下至简单 的74电路,都可以用PLD来实现。PLD如同一张白纸 或是一堆积木,工程师可以通过传统的原理图输入 法,或是硬件描述语言自由的设计一个数字系统。 通过软件仿真,我们可以事先验证设计的正确性。 在PCB完成以后,还可以利用PLD的在线修改能力, 随时修改设计而不必改动硬件电路。使用PLD来开发 数字电路,可以大大缩短设计时间,减少PCB面积, 提高系统的可靠性。PLD的这些优点使得PLD技术在 90年代以后得到飞速的发展,同时也大大推动了EDA 软件和硬件描述语言(HDL)的进步

《电路分析基础》教学大纲 《电工原理》教学大纲 《电路分析基础》教学大纲 《电工技术》教学大纲 《电子技术》教学大纲 《电路与电子技术》教学大纲 《电工基础》教学大纲 《自动化检测与仪表》教学大纲 《微机原理与汇编语言》教学大纲 《单片机原理及接口》教学大纲 《自动控制原理》教学大纲 《离散控制系统》教学大纲 《现代控制理论》教学大纲 《微机原理及应用》教学大纲 《软件工程》教学大纲 《信号与系统》教学大纲 《计算方法》教学大纲 《工程力学》教学大纲 《统计力学》教学大纲 《半导体物理》教学大纲 《固体物理》教学大纲 《量子力学》教学大纲 《半导体物理实验》教学大纲 《现代控制理论》教学大纲 《单片机原理及接口》教学大纲 《电机与拖动基础》教学大纲 《计算机控制技术》教学大纲 《自动控制专业英语》教学大纲 《自动控制系统》教学大纲 《系统仿真技术》教学大纲 《集散控制系统》教学大纲 《电机学》教学大纲 《电力工程》教学大纲 《电力电子技术》教学大纲 《电气测试基础》教学大纲 《信号与系统》教学大纲 《自动控制专业英语》教学大纲 《集成电路工艺》教学大纲 《集成电路分析与设计》教学大纲 《集成电路实验》教学大纲 《超大规模集成电路 CAD》教学大纲 《集成电路课程设计》教学大纲 《电气控制设备》教学大纲 《电力系统分析》教学大纲 《电气测试技术》教学大纲 《半导体器件》教学大纲

在前面九章学习的基础上,通过本章十个阶段的练习,一定能逐步掌握 Verilog hdl设计的 要点。我们可以先理解样板模块中每一条语句的作用,然后对样板模块进行综合前和综合后 仿真,再独立完成每一阶段规定的练习。当十个阶段的练习做完后,便可以开始设计一些简 单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然,复杂的数 字逻辑系统的设计和验证,不但需要系统结构的知识和经验的积累,还需要了解更多的语法 现象和掌握高级的 Verilog hdl系统任务,以及与C语言模块接口的方法(即PLI),这些已 超出的本书的范围。有兴趣的同学可以阅读 Verilog语法参考资料和有关文献,自己学习, 我们将在下一本书中介绍 Verilog较高级的用法