《数字电路与逻辑设计》课程实验指导（数字电路实验）实验七 计数器及其应用

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2009数电A卷（答案）

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2008数电C卷（答案）

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2008数电C卷（试题）

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2007数电A卷（试题）

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2008数电B卷（答案）

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2007数电B卷（试题）

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2008数电B卷（试题）

西安邮电学院：《数字电路与逻辑设计》课程教学资源（试卷习题）2008数电A卷（答案）