VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 TOP_DOWN 流程

2021年全国大学生电子设计竞赛试题：信号失真度测量装置（A题）

2021年全国大学生电子设计竞赛试题：智能送药小车（F题）数字字模

2021年全国大学生电子设计竞赛试题：智能送药小车（F题）

2021年全国大学生电子设计竞赛试题：数字模拟信号混合传输收发机（E题）