7.1概述 7.1.1时序逻辑电路的定义 7.1.2时序逻辑电路的结构 7.1.3时序逻辑电路的分类 7.2 时序逻辑电路的分析 7.2.1时序逻辑电路的分析步骤 7.2.2同步时序逻辑电路的分析举例 7.2.3异步时序逻辑电路的分析举例 7.3同步时序逻辑电路的设计 7.3.1同步时序逻辑电路的设计步骤 7.3.2同步时序逻辑电路设计举例

6.1 寄存器与移位寄存器 6.1.1 寄存器 6.1.2 移位寄存器 6.2 异步N进制计数器 6.2.1 异步n位二进制计数器 6.2.2 异步非二进制计数器 6.3 同步N进制计数器 6.3.1 同步n位二进制计数器 6.3.2 同步非二进制计数器 6.4 集成计数器 6.4.1 集成同步二进制计数器 6.4.2 集成同步非二进制计数器 6.4.3 集成异步二进制计数器 6.4.4 集成异步非二进制计数器 6.4.5 集成计数器的扩展 6.4.6 集成计数器应用举例

（1）基本RS触发器和钟控RS触发器； （2）电平触发D触发器和边沿触发D触发器； （3）边沿触发JK触发器； （4）不同触发器之间的互相转换

在第一章里,我们初步认识了与、或、非三种基本逻辑运算和与非、或非、异或等常 用逻辑运算,在那里,这些运算关系都是用逻辑符号来表示的。而在工程中每一个逻辑符 号都对应着一种电路,并通过集成工艺作成一种集成器件,称为集成逻辑门电路,逻辑符 号仅是这些集成逻辑门电路的“黑匣子\。本章将逐步揭开这些“黑匣子”的奥秘,介绍集 成逻辑门电路的两种主要类型TL和MO门电路的工作原理、逻辑功能及外部特性,同 时对内部结构也作一简要介绍

1.学习时域信号反射的基本原理； 2.了解数字示波器和信号源的主要技术指标； 3.掌握高速信号传输过程的阻抗匹配原理，并能够指导工程实现

时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关，具有记忆功能。 触发器是时序逻辑电路的基本单元 组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关

《C 语言程序设计》课程教学大纲. 4 《数据结构》课程教学大纲. 13 《Data Structure》课程教学大纲.22 《工程伦理》课程教学大纲. 32 《深度学习》课程教学大纲. 40 《数字语音与机器听觉》课程教学大纲.48 《智能感知技术》课程教学大纲.55 《计算智能》课程教学大纲. 66 《工业物联网》课程教学大纲. 73 《自然语言处理》课程教学大纲.80 《智能制造概论》课程教学大纲.88 《智慧城市》课程教学大纲. 96 《无线传感器网络与 RFID》课程教学大纲.110 《数字孪生》课程教学大纲.118 《智能系统集成》课程教学大纲.124 《移动应用开发技术》课程教学大纲.131 《人工智能基础》课程教学大纲.143 《模式识别与机器学习》课程教学大纲.153 《机器人学》课程教学大纲.161 《数字信号处理》课程教学大纲.167 《大数据与分布式数据库》课程教学大纲.177 《虚拟现实技术》课程教学大纲.185 《图像处理与机器视觉》课程教学大纲.191 《最优化方法》课程教学大纲.200 《软件工程》课程教学大纲.207 《信息检索》课程教学大纲.223 《Python 程序设计》课程教学大纲.229 《算法设计与分析》课程教学大纲.238 《密码学与系统安全》课程教学大纲.247 《机器人系统开发》课程教学大纲.255 《智能控制导论》课程教学大纲.263 《Web 系统开发》课程教学大纲.269 《智能问答》课程教学大纲.277 《人工智能伦理》课程教学大纲.282 《面向对象程序设计》课程教学大纲.289 《专业导论》课程教学大纲.296 《计算机组成原理》课程教学大纲.304 《电工电子技术基础》课程教学大纲.315 《数据库系统原理》课程教学大纲.324 《操作系统原理》课程教学大纲.334 《计算机网络原理》课程教学大纲.342 《离散数学》课程教学大纲.349

7.1半导体存储器的分类 7.2存储器的组成 7.3存储器的主要技术指标 7.4只读存储器(ROM) 7.5随机存储器(RAM) 7.6存储器的扩展

7.1 接口电路概述 7.2 可编程定时/计数器8253 §7.3 并行接口8255 §7.4可编程串行通信接口 7.4.1串行通信基本概念 7.4.2 串行通信的接口标准 7.4.3 可编程串行通信接口8250

4．1．2 组合逻辑电路及输入波形（A.B）如图题 4.1.2 所示，试写出输出端的逻辑表达式 并画出输出波形