电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 TOP_DOWN 流程

一、VHDL程序的宏观结构； 二、实体的基本格式及其在VHDL硬件设计中的应用 三、 构造体的基本格式及其在VHDL硬件设计中的基本功能 四、 库的实用意义及使用方法

第一节 并行分解 第二节 串行分解 第三节 并行与串行建模比较 第四节 信号与变量赋值 第五节 多值驱动的决断 第六节 产生共享模块

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

电路要求 kbencoder 数据输入 i[7..0] 低电平有效 控制输入 el 低电平有效 数据输出 a[2..0] 反函数输出：表达最高位优先编码 数据输出 b[2..0] 反函数输出：表达次高位优先编码 设计思想：

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

组合逻辑电路设计实例 一、简单门电路 二、加法器 三、编码译码器 四、多路处理器

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement