前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进 行的，没有考虑动态变化状态。实际上，输入信号有变化，或者某个变 量通过两条以上路经到达输出端。由于路经不同，到达的时间就有先有 后，这一现象叫做竞争

组合逻辑电路：当前的输出仅取决于当前的输入，与电 路过去的状态无关。例如各种门电路等。 时序逻辑电路：任一时刻的输出信号不但取决于当时的 输入信号，而且还取决于电路原来的状态，与以前的输入有关

时序逻辑电路简称时序电路,与组合逻辑电路并驾齐驱,是数字电路两大重要分支 之一。本章首先介绍时序逻辑电路的基本概念、特点及时序逻辑电路的一般分析方法。 然后重点讨论典型时序逻辑部件计数器和寄存器的工作原理、逻辑功能、集成芯片及其 使用方法及典型应用。最后简要介绍同步时序逻辑电路的设计方法

实验一：集成逻辑门电路的测试与使用 实验二：组合逻辑电路的设计 实验三：时序逻辑电路的设计 实验四：脉冲信号的产生与变换 实验五：A/D 和 D/A 转换器及其应用 实验六：序列信号发生器的设计（设计性）

分析目的: 找出给定逻辑电路输出和输入之间的逻辑关系,了解其逻 辑功能。 分析步骤: ①电路→逻辑函数式 ②化简 ③逻辑函数式→真值表 ④逻辑函数式、真值表概括出逻辑功能

第一节试验方案实施 一、试验地的选择(见上一章) 二、试验地的区划和标记 主要注意在进行试验地区化时要根据试验地面积、小区大小、非试验条件差异状况、重复区、保护行等合理规划

7-1 概述 7-2 只读存储器ROM 7-3 随机存储器RAM 7-4 存储器容量的扩展 7-5 用存储器实现组合逻辑函数

一、试验地的选择(见上一章) 二、试验地的区划和标记 主要注意在进行试验地区化时要根据试验地面积、小区 大小、非试验条件差异状况、重复区、保护行等合理规划。 小区标记一般采用用罗马数字标明重复区(区组),下 角标处理代号,例如I2,Ⅳ等

7.1 组合逻辑电路的分析与设计 7.2 加法器与数值比较器 7.3 编码器 7.4 译码器 7.5 数据选择器与数据分配器

组合夹具是由一套结构已经标准化，尺寸已经规格化的通用元件、组合元件所 构成。可以按工件的加工需要组成各种功用的夹具。组合夹具的出现和发展，为数 控机床在机械工业中单件小批生产和新产品试制工作，创造了极为有利的条件。组 合夹具有槽系组合夹具和孔系组合夹具。下图为一槽系组合夹具