第6章组合逻辑电路 一、概述 二、组合逻辑电路的分析和设计方法 三、编码器 四、译码器 五、数据选择器与数据分配器 六、加法器和数值比较器 七、组合逻辑电路中的竞争冒险 八、本章小结

本章从什么是触发器出发，介绍了常见触发器逻辑功能及其动作特点；介绍了时序逻辑电路的构成与分析方法；举例说明了时序逻辑电路设计的一般方法并重点介绍了寄存器、计数器电路的组成与原理，常见寄存器、计数器集成芯片；最后介绍了脉冲单元电路。读者应深入理解特征方程、状态图、时序图等时序逻辑电路分析与设计的基本概念，理解常见触发器逻辑功能、动作特点，掌握常见寄存器、计数器集成芯片的逻辑功能及其应用

4.1概述 4.1.1时序逻辑电路的分类 4.1.2时序逻辑电路的分析 4.2常见的时序逻辑电路

本章主要介绍数字电路的基本知识、门电路和常用逻辑电路的工作原理等。 7.1 基本概念 7.2 逻辑代数基础 7.3 逻辑门电路 7.4 组合逻辑电路的分析 7.5 组合逻辑电路的综合

时序逻辑电路的分析 常用的时序逻辑电路 时序逻辑电路的设计

一、同步时序逻辑电路的分析方法: 分析一个时序电路,就是找出给定时序电路的逻辑功能。 找出电路的状态和输出在输入变量和时钟信号作用下的变 化规律。 时序电路的逻辑功能可以用输出方程、激励方程、和状态 方程全面描述。因此,只要能写出给定逻辑电路的这三个方程, 再根据这三个方程就能求出在任何给定的输入变量状态和存储 电路状态下时序电路的输出和次态

设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端的话应将其作为激励来考虑，并注意脉冲异步时序电路对输入脉冲的两个限制条件

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

1.组合逻辑电路分析方法 2.组合逻辑电路的设计 3.组合逻辑电路的分析和综合 4. 二进制加法 5.加法器

5.1 概述 5.2 时序逻辑电路的分析方法 5.3 若干常用时序逻辑电路 5.3.1 寄存器和移位寄存器