存储器模块的VHDL设计 一、典型的存储器模块有: 寻址存储器: ROM RAM 顺序存储器: FiFo Stack(LIFO

中国科学技术大学：《超大规模集成电路设计（VLSI）》课程教学资源（设计实验）Cadence IC 设计实验（Diva Interactive Verification）

人类设计活动的历史大体可以划分为三个阶段: 设计的萌芽阶段 手工艺设计阶段 工业设计阶段

1 完全随机分组设计的资料 2 配对设计或随机区组设计 3 变量之间的关联性分析

复旦大学：《药物设计学》课程教学资源（教学研究）基于靶点结构的药物设计_新型苯并硫氮杂卓酮类非ATP 竞争GSK-3β抑制剂的设计、合成和活性评价

第八讲环境污染的控制设计 一、不完全竞争和污染控制 二、污染控制的设计 三、不同类型环境控制的经济分析

北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（集成电路设计实习）综合实验3（模拟集成电路——两级运放的设计）

有限状态机FSM的设计 一、时序电路的结构与特点

北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（集成电路设计实习）综合实验1（数字半定制设计——定时器）

北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（集成电路设计实习）单元实验4（第2次课）数字系统设计——后端