• VHDL设计库 • VHDL程序包 • VHDL子程序与并行过程调用

广东海洋大学：《VHDL程序设计语言》课程教学资源（PPT课件）第8章 有限状态机的VHDL设计

• 概述 • 行为描述语句 • 结构描述语句

广东海洋大学：《VHDL程序设计语言》课程教学资源（PPT课件）第4章 VHDL编程基础

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

广东海洋大学：《VHDL程序设计语言》课程教学资源（实验指导）实验三 Latches, Flip-flops, and Registers

广东海洋大学：《VHDL程序设计语言》课程教学资源（实验指导）实验五 Clocks and Timers

广东海洋大学：《VHDL程序设计语言》课程教学资源（实验指导）实验七 Finite State Machines

广东海洋大学：《VHDL程序设计语言》课程教学资源（实验指导）实验九 A Simple Processor