第五章时序逻辑电略 一、多现达择题 1,同步计数器和异步计数器比较，同步计数器的显著优点是： L工作速度高 B触发器利用率高 C电落简单 D.不受时钟P控制. 2,把一个五进制计数器与一个四进制计数器串联可得到()进制计数器。 A4 B.5 C.9 120 3.下列逐辑电路中为时序逻铜电路的是： A变量译码器 B加法器 C数码寄存器 D数据选择器 4.N个触发器可以构成最大计数长度（进制数）为()的计数器。 AN B.2N C 02因 5N个触发器可以构成能寄存()位二进制数码的寄存器。 A N-1 BN CN+1 D.2N 6.五个D触发器构成环形计数器，其计数长度为： A5
第五章 时序逻辑电路 一、 多项选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是： A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟 CP 控制。 2．把一个五进制计数器与一个四进制计数器串联可得到( )进制计数器。 A.4 B.5 C.9 D.20 3．下列逻辑电路中为时序逻辑电路的是： A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C. D. 5. N 个触发器可以构成能寄存( )位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6．五个 D 触发器构成环形计数器，其计数长度为： A.5
B10 C25 D32 7.同步时序电路和异步时序电路比较。其差异在于后者： A没有触发器 B没有统一的时钟脉冲控制 C没有稳定状态 血输出只与内部状态有关 8.一位8421BCD码计数器至少需要()个触发器. 3 B.4 C.5 D.10 只欲设计0,1,2,3.4,5,6,7这几个数的计数器，如果设计合理。采用同步二进 制计数器，最少应使用()级触发器。 A2 B.3 C.4 D.8 10.8位移位寄存器，串行输入时经()个账冲后，8位数码全部移入寄存器中。 LI B.2 C.4 D.8 11,用二进制异步计数墨从0做加法，计到十进制数178，则最少活要()个触发器。 A.2 B.6 C.7 D.8 E10
B.10 C.25 D.32 7．同步时序电路和异步时序电路比较，其差异在于后者： A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位 8421BCD 码计数器至少需要( )个触发器。 A.3 B.4 C.5 D.10 9.欲设计 0，1，2，3，4，5，6，7 这几个数的计数器，如果设计合理，采用同步二进 制计数器，最少应使用( )级触发器。 A.2 B.3 C.4 D.8 10．8 位移位寄存器，串行输入时经( )个脉冲后，8 位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 11．用二进制异步计数器从 0 做加法，计到十进制数 178，则最少需要( )个触发器。 A.2 B.6 C.7 D.8 E.10
[2。某电视机水平一垂直扫指发生器需要一个分频器将的破冲转换为的肤冲，欲构成 此分频器至少需要()个触发器。 A10 B.60 C525 L31500 13.某移位寄存器的时钟脉冲顿率为，欲将存放在该寄存器中的数左移8位，完成该 操作需要()时间。 A10μs B80μ5 C.100wS D.800ms .14.若用JK触发器来实现特性方程为，则JK端的方程为： A.J=AB.K=+B B丁EAB,x=通 C.J4+8,KAB DJAǖ，K=AB 15.要产生10个顺序脉冲，若用四位双向移位毒存器CT74L51斜来实呢，雷要()片。 A3 B.4 C.5 D.10 16.若要设计一个脉冲序列为1101001110的序列称冲发生器，应透川()个触发器 A2 B.3 C.4 D.10 二、判斯塑 1,同步时序电路由组合电路和存储器两部分组成
12．某电视机水平-垂直扫描发生器需要一个分频器将 的脉冲转换为 的脉冲，欲构成 此分频器至少需要( )个触发器。 A.10 B.60 C.525 D.31500 13．某移位寄存器的时钟脉冲频率为 ，欲将存放在该寄存器中的数左移 8 位，完成该 操作需要( )时间。 A.10μS B.80μS C.100μS D.800ms .14.若用 JK 触发器来实现特性方程为 ，则 JK 端的方程为: A. B. C. D. 15．要产生 10 个顺序脉冲，若用四位双向移位寄存器 CT74LS194 来实现，需要( )片。 A.3 B.4 C.5 D.10 16．若要设计一个脉冲序列为 1101001110 的序列脉冲发生器，应选用( )个触发器。 A.2 B.3 C.4 D.10 二、 判断题 1．同步时序电路由组合电路和存储器两部分组成
2,组合电路不合有记忆功能的器作， 3.时序电路不含有记忆功能的器件。 4,同步时序电路具有统一的时钟P控制。 5.异步时序电路的各拨触发器类型不同。 6.环形计数器在每个时钟朦冲P作用时，仅有一位装发善发生状态更新。 7,环形计数器如果不作自启动修改，则总有弧立状态存在。 8。计数器的颅是指构成计数器的触发器的个数。 9.计数器的模是指对输入的计数脉冲的个数。 10.。D触发器的特征方程，而与无关，所以，D触发器不是时序电路。 1.在同步时序电路的设计中，若最简状态表中的状态数为，而又是用N级触发图来 实现其电路，则不需检查电路的自启动性。 12.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器， 13.月步二进制计数墨的电路比异步二进制计数器复染，所以实际用中较少使用月步 二进制计数器。 14.利用反馈自零法获得N进制计数器时，若为异步置零方式，则状态S器只是短暂的 过菠状态，不能稳定而是立刻变为0状态。 三，填空题 1.寄存墨按照功能不再可分为两类：()寄存器和()寄存器。 2,数学电路按照是否有记忆功能通常可分为两类1()、()。 3.由四位移位洛存器构成的顺序脉冲发生器可产生()个顺序林冲 4,时序宠辑电路按照其触发器是否有统一的时钟控制分为()时序电路和()时序 电路
2．组合电路不含有记忆功能的器件。 3．时序电路不含有记忆功能的器件。 4．同步时序电路具有统一的时钟 CP 控制。 5．异步时序电路的各级触发器类型不同。 6．环形计数器在每个时钟脉冲 CP 作用时，仅有一位触发器发生状态更新。 7．环形计数器如果不作自启动修改，则总有孤立状态存在。 8．计数器的模是指构成计数器的触发器的个数。 9．计数器的模是指对输入的计数脉冲的个数。 10．D 触发器的特征方程 ，而与 无关，所以，D 触发器不是时序电路。 11．在同步时序电路的设计中，若最简状态表中的状态数为 ，而又是用 N 级触发器来 实现其电路，则不需检查电路的自启动性。 12．把一个 5 进制计数器与一个 10 进制计数器串联可得到 15 进制计数器。 13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步 二进制计数器。 14．利用反馈归零法获得 N 进制计数器时，若为异步置零方式，则状态 SN 只是短暂的 过渡状态，不能稳定而是立刻变为 0 状态。 三、 填空题 1．寄存器按照功能不同可分为两类：( ) 寄存器和( ) 寄存器。 2．数字电路按照是否有记忆功能通常可分为两类：( ) 、( ) 。 3．由四位移位寄存器构成的顺序脉冲发生器可产生( ) 个顺序脉冲。 4．时序逻辑电路按照其触发器是否有统一的时钟控制分为( ) 时序电路和( )时序 电路
第五章时序逻辑电路参考答案 一，选择思 1.A2.D3C4.D5.B 647.B8.B9.B10.D 11.D12.A 13.B 14.A815,A 16.c 二、判斯塑 1.√23.√ 4.√5× 6X7.√8.× 9.×10.× 11.12.×1a.×14./ 三、填空思 1.移位数码 2组合逻辑电路时序逻辑电路 34 4同步异步
第五章 时序逻辑电路参考答案 一、 选择题 1.A 2.D 3.C 4.D 5.B 6.A 7.B 8.B 9.B 10.D 11.D 12.A 13.B 14.AB 15.A 16.C 二、 判断题 1.√ 2.√ 3.√ 4.√ 5.× 6.× 7.√ 8.× 9.× 10.× 11.√ 12.× 13.× 14.√ 三、 填空题 1. 移位 数码 2. 组合逻辑电路 时序逻辑电路 3. 4 4. 同步 异步