习题 1.1用真值表证明下列恒等式 A(B=A⊙B=AB④I (2)A(B④C)=AB④AC (3)(A+B)(A+C)(B+C)=(A+B)(A+C) .2用基本定律和运算规则让明下列恒等式: (1)(A+B+C)(A+B+C)= AB+AC+BC (2)ABD+ABD +ABC= AD+ABC (3)A+ ABC+ACD+(C+ D)E=A+CD+E (4)4B+.C+ BC= ABC+ ABC 1.3利用公式法化简下列函数: (2)Y=(A B)C +ABC +ABC (3)Y= ABC(B+C) (4)Y=AB+ABC+A(B+AB) B+C)(B+BC+C)(b+dE+ e) (6)Y=B+ABC +AC+AB (7)Y=A+B+A+B+ABAB 1.4将下列各式转换成最简的与或形式和与非形式,并画出最简与非逻辑图: (1)Y=AB+BC+ AC+ABC + ABCD (2)Y=A+b+C+D+c+D+a+D 1.5将下列函数展开为最小项表达式 (1)Y=AB+BC +ABC +ABC AB+ 1.6用卡诺图化简下列函数 (1)Y=AC+ABC+BC:+ABC Y=ABC+AC+ABC+BCD (3)Y=(AB+ BD)C+ BDAC+DA+B (1)Y=AB(C+D)+(A+B)CD+C④D·D (7)Y(,B,C,D)=∑m(2,6,7,8,9,10,11,13,14,15) (8)Y(A,B,C,D)=∑m(0,1,2,3,4,5,8,10,11,12) 1.7用卡诺图化简下列具有约束条件的逻辑函数: (1)Y(A,B,C,D)=∑m(,1,2,3,6,8)+∑d(10,1,12,13,14,15 (2)Y(A,B,C,D)=∑m(2,4,6,7,12,15)+∑d(0,1,3,8,9,11) (3)Y(A,B,C,D) m(0,2,4,6,9,13)+∑d(3,5,7,1,15)
(4)Y(A.,B,C,D=∑m(0,13,1+,15)+∑(1,2,3,9,10,1) 18用卡诺图将下列函数化简成最箭的与或式、与丰与非式,与或非式和或非-或 非式 (1)Y=(A④B+C)·AB+C)+ D (2)Y(A,B,C1D)=∑m0,1.2,3,4,6,8,10,12,13,14,15 习题解答 答案 3(1)AB (3)C+AB (4)0 (5)A+B+C (6)B+AC+AC (7) 1.4(1)与或式: Y=AB+BC 与非-与非式:Y=ABBC (2)与或式: Y=AC+BC+D 与非-与非式 Y=ACBCD 1.5(1)Y(A,B,C)=∑m(0,1,2,3,4,5,6,7) (2)Y(A,B,C,D) 1.6(1)乙(2)AC+BC+CD (3)AB+ABC+BD (6)AC+BC+CD (7)Y=CD+BC+AD+AB (8)Y=AC+BC+CD 1.7 (1)AB+cD+BD (2)AC+CD+CD (3)AD+AD (4)AD+AC+AB 1.8(1)最简与或式:Y=ABD+ACD 与非-与非式:Y=ABD+ACD 与或非式 A+D+BC 或非-或非式:Y=A+D+B+C (2)最简与或式:y=D+AB+AB 与非与非式:Y= DARAB 与或非式:Y=ABD+ABD 或非-或非式:Y=A+B+D+A+B+万 第二章习题 21有两个T与非门G1和G2,测得它们的关门电平分别为UoF1=0.8V, UoH2=1.V:开门电平分别为:UoN1=19V,Uo2=1.5V。它们的输出高电平和低 电平都相等,试判断何者为优(定量说明)
习题解答 第二章习题 2.1 有两个TTL与非门G1和G2，测得它们的关门电平分别为: UOFF1=0.8 V, UOFF2=1.1V；开门电平分别为：UON1=1.9V, UON2=1.5 V。它们的输出高电平和低 电平都相等，试判断何者为优（定量说明）
22试判断图题22所示TL电路能否按各图要求的逻辑关系正常工作? 若电路的接法有错,则修改电路。 TTL门 TTL或CMOS门 TTL门 B D Y=A+B Y=A+B. C+D TTL或CMOS门 TTL OC门 TTL三态门 y=AB Y=AB CD Y= ABC)(ABC) 图题2.2 2.3已知电路两个输入信号的波形如图题2.3所示,信号的重复频率为 IMHz,每个门的平均延迟时间t=20ns。试画出: (1)不考虑tm时的输出波形 (2)考虑t时的输出波形。 图题2.3
2.2 试判断图题2.2所示TTL电路能否按各图要求的逻辑关系正常工作？ 若电路的接法有错，则修改电路。 图题 2.2 2.3 已知电路两个输入信号的波形如图题 2.3 所示， 信号的重复频率为 1MHz, 每个门的平均延迟时间 tpd=20ns。试画出： （1） 不考虑 tpd时的输出波形。 （2）考虑 tpd时的输出波形。 图题 2.3 & R A B Y 200 ≥1 ＋UCC R A B Y ≥1 ≥1 A B C D Y TTL门 TTL门 TTL或 CMOS门 Y＝AB Y＝A＋B Y＝A＋B·C＋D (a) (b) (c) & & A B Y & & A B C D Y & EN & EN A B A B C Y＝AB Y＝AB·CD Y＝ (ABC)·( ABC) (d ) (e) ( f ) TTL或 CMOS门 TTL OC门 TTL三 态 门 Y & 1 1 1 1 A B o o t t (a) (b) A B Y
24图题24均为TIL门电路, (1)写出Y、Y2、Y3、Y4的逻辑表达式 (2)若已知A、B、C的波形,分别画出Y1~Y4的波形。 (c B 图题 2.5在图题2.5电路中,G、G2是两个0C门,接成线与形式。每个门在输 出低电平时,允许注入的最大电流为13mA:输出高电平时的漏电流小于250μA G3、G4和G5是三个TTL与非门,已知TL与非门的输入短路电流为1.5mA,输入 漏电流小于50μA,Ua=5V,Um=3.5V,Uk=0.3V。问:Rmx、Rmn各是多少?R 应该选多大 6试写出图题26所示电路的逻辑表达式,并用真值表说明这是一个什么 逻辑功能部件 R, RA 图题25
R1 R6 R2 R5 R4 R3 D T1 T2 T3 T4 T5 T6 T7 T8 T9 T1 0 ＋UCC UO Y R1 R1 ′ ″ A B UI 2.4 图题 2.4 均为 TTL 门电路， (1) 写出 Y1、Y2、Y3、Y4的逻辑表达式。 (2) 若已知 A、B、C 的波形，分别画出 Y1～Y4的波形。 图题 2.4 2.5 在图题 2.5 电路中，G1、G2是两个 OC 门，接成线与形式。每个门在输 出低电平时，允许注入的最大电流为 13mA；输出高电平时的漏电流小于 250 μA。 G3、G4和 G5是三个 TTL 与非门，已知 TTL 与非门的输入短路电流为 1.5 mA，输入 漏电流小于 50μA，UCC=5V，UOH=3.5 V, UOL=0.3 V。 问：RLmax、RLmin各是多少？RL 应该选多大？ 2 .6 试写出图题 2.6 所示电路的逻辑表达式， 并用真值表说明这是一个什么 逻辑功能部件。 A C Y1 ≥1 B A C ＝ 1 B & 1 EN A C B & EN & EN A B A B C (a) (b) (c) (d ) (e) Y2 Y3 Y4 A B C 1 EN 1 EN & & & RL G1 G2 G3 G4 G5 Y ＋UCC 图题 2.5
图题2.6 2.7写出图题各电路输出F1-F4的表达式,说明功能。 D (c) 图题2.7 2.8求图题所示电路的输出逻辑表达式
2.7 写出图题各电路输出 F1—F4 的表达式，说明功能。 图题 2.7 2.8 求图题所示电路的输出逻辑表达式。 图题 2.6
v(5V) 第2章习题答案 2.1G 22(a)错,R应接电源(b)错,R应接地c)错,门电路应选 OC门(d)错 (e)正确 (f)错 4 (a) c=l, Y=AB C=0, Y=B (b)c=l, Y=AB+AB C=0, Y=B(0) (c)C=0, Y=AB C=l, Y=A (d)C=1,Y=ABC=0,Y≡AB 2.5 RLmin=0.553k Q2, RLmax2308k Q2, RLmin S rl s rlmax 2.6 Y=AB+AB 2.7 F=ABC F2=A+B+C F3=(A+B)(C+D) F4= AB+CD 28F=AB·BC·DE
第 2 章习题答案 2.1 G2 2.2 （a）错，R 应接电源 （b）错，R 应接地 （c） 错，门电路应选 OC 门 （d） 错 （e） 正确 （f）错 2.4 （a）C=1，Y=AB C=0，Y=B （b）C=1，Y=AB+AB C=0，Y=B（0） （c）C=0，Y=AB C=1，Y=A （d）C=1，Y=AB C=0，Y=AB 2.5 RLmin=0.553kΩ，RLmax=2.308kΩ，RLmin ≤ RL ≤ RLmax 2.6 Y=AB+AB 2.7 F1=ABC F2= A+B+C F3= （A+B）（C+D） F4= AB+CD 2.8 F= AB•BC•D•E
习 3.1试分析图题3.1所示各组合逻輯电路的逻輯功能。 [ 图题3.1 3.2试分析图题32所示各组合逻辑电路的逻辑功能,写出函数表达式 图题3.2 3,3采用与非门设计下列逻辑电路 (1)三变量非一致电路; (2)三变量判奇电路(含1的个数); (3)三变量多数表决电路 3.4有一个车间,有红、黄两个故障指示灯,用来表示三台设备的工作情况。当有 台设备出现故籬时,黄灯亮;若有两台设备出现故障时,红灯亮;若三台设备都出现故障 时,红灯、黄灯都亮。试用与非门设计一个控制灯亮的逻辑电路。 3.5A、B、C和D四人在同一实验室工作,他们之间的工作关系是 (1)A到实验室,就可以工作 (2)B必须C到实验室后才有工作可做; (3)D只有A在实验室才可以工作。 请将实验室中没人工作这一事件用逻辑表达式表达出来 3.6设计用单刀双掷开关来控制楼梯照明灯的电路。要求在楼下开灯后,可在楼上 关灯;同梯也可在楼上开灯,而在楼下关灯。用与非门实现上述逻辑功能 37旅客列车分特快、直快、慢车等三种。它们的优先顺序由高到低依次是特快、直 快、慢车,试设计一个列车从车站开出的逻辑电路 3.8用8线-3线优先编码器148和门电路组成二-十进制编码器。 3.9用与非门设计一个七段显示译码器,要求能显示H、F、E、L四个符号 3.10试设计一个8421BCD码的七段显示译码电路。 3.11用译码器实现下列逻辑函数,画出连线图 m(1,3,5,9,11) (3)Y=∑m(2,6,9,12,13,14 3.12试用?4LS151数据选择器实现逻辑函数 (1)Y.C=∑m(1,3,5,7) (2)Y2= ABC +ABC+ABC+ABC 3.13为使74LS138译码器的第10引脚输出为低电平,请标出各输入端应置的逻辑
3.14用译码器和门电路设计一个数据选 315用四选一数据选择器和译码器,组成二十选一数据选择器。 3.16试用集成电路实现将16路输入中的任意一组教据传送到16路输出中的任意 路,画出逻辑连接图 3.17仿照半加器和全加器的设计方法,试设计一个半减器和一个全减器 3.18判断下列逻辑函数是否存在冒险现象: Y, = AB+ AC+ BC+ AaC Y=(A+B)(B+C)(A+C) 习题解答 答案 Y-(A④BG(C④D)奇偶校验器 b)Y-7+B+A+g=AB+AB……同或功能 3.2(a)Y=AB+(B+C)+CD=0 (b)X1=AB+AC+BC全加器 Y2=ABGC全加器 3.3 (1)Y=ACBCAB (2)Y=ABCABCABCABC 3)Y=ABACBC 3.4设Y为红灯,G为黄灯,则有: G-ABCABCABCABC 3.5 Y=AB+AC 3.6设单刀双掷开关向上扳为1,向下扳为0.A、B为两个开关,Y为灯,则有 3,7设A为特快车,B为直快车,C为慢车。Y为特快车控制输出,G为直快控制,W 为慢车控制。则有 3.8将74L148高位片Y接低位片S,Yx输出为,10~1接高电平。 3.9 maB CEAB A+B 3.10 a=ABCD+BCD BCD+D b=BCD-+BCD f=ABD+BC+BCD g"ABC+BCD dwsABCD-+BCD+BCD 接或门输出 (2)Y1,Y3、Y5、Y、Y1接或门输出 (3)Y2、Y,、Y、Y1、Y13、Y接或门输出。 3.12(1)741s151芯片中D,D、D、D接高电平 D2、D4、D4接地 )74LS151芯片中D、D3、D4、D,接高电平,D、D2、D4、D2接地 第4章触发器习题 41分析图题4所示RS触发器的功能,并根据输入波形画出Q和9的波 R「1「L
习题解答 第 4 章 触发器习题 4.1 分析图题 4.1 所示 RS 触发器的功能，并根据输入波形画出 Q 和 Q 的波 形。 ≥1 Q R S Q ≥1 R S
图题41RS触发器 42边沿触发器接成图题4.3(a)、(b)、(c)、(d)所示形式,设初始状态为0, 试根据图(e所示的CP波形画出Qa、Qb、Q、Qa的波形。 1 T CP K Q (a) T cpOUUUL CP 图题42同步RS触发器和CP波形 43维持阻塞D触发器接成图题43(a)、(b)、(c)、(d)所示形式,设触发 器的初始状态为0,试根据图()所示的CP波形画出Qa、b、Q、Qd的波形。 D CP CP (b) Cp0「L「L「L 图题4.3维持阻塞D触发器和CP波形 4.4下降沿触发的JK触发器输入波形如图题4.4所示,设触发器初态为0, 画出相应输出波形。 CP 0「|「|||
图题 4.1 RS 触发器 4.2 边沿触发器接成图题 4.3(a)、 (b)、 (c)、 (d)所示形式，设初始状态为 0， 试根据图(e)所示的 CP 波形画出 Qa、Qb、Qc、Qd 的波形。 (d) (e) 图题 4.2 同步 RS 触发器和 CP 波形 4.3 维持阻塞 D 触发器接成图题 4.3(a)、 (b)、 (c)、 (d)所示形式，设触发 器的初始状态为 0，试根据图(e)所示的 CP 波形画出 Qa、Qb、Qc、Qd的波形。 (e) 图题 4.3 维持阻塞 D 触发器和 CP 波形 4.4 下降沿触发的 JK 触发器输入波形如图题 4.4 所示，设触发器初态为 0， 画出相应输出波形。 CP J K Q Q “ 1” CP T Q Q T Q Q CP T Q Q (a) (b) (c) CP 1 2 3 4 CP “ 0” D C P Qa D C P Qb D C P Qc D C P Qd C P “ 0” (a) (b) (c) (d ) CP J K “ 1” “ 0” “ 0
图题4.4下降沿触发器的JK触发器输入波形 4.5边沿触发器电路如图题45所示,设初状态均为0,试根据CP波形画 出Q1、Q2的波形。 cP"LULUUL 图题45边沿触发器电路和CP波形 46边沿触发器电路如图题46所示,设初状态均为0,试根据CP和D的 波形画出Q1、Q2的波形 “0” ACP CP D」LL「几 图题46边沿触发器电路和CP、D波形 47边沿T触发器电路如图题47所示,设初状态为0,试根据CP波形画 出Q1、Q2的波形 CP Q CP 图题47边沿T触发器电路和CP波形 48今有主从JK触发器和边沿触发器,均为负跳沿触发,已知其输入 信号如图题48所示,分别画出它们Q端的波形。 」L 」L」 主从Q 边沿Q
图题 4.4 下降沿触发器的 JK 触发器输入波形 4.5 边沿触发器电路如图题 4.5 所示，设初状态均为 0， 试根据 CP 波形画 出 Q1、Q2 的波形。 图题 4.5 边沿触发器电路和 CP 波形 4.6 边沿触发器电路如图题 4.6 所示，设初状态均为 0，试根据 CP 和 D 的 波形画出 Q1、 Q2 的波形。 图题 4.6 边沿触发器电路和 CP、D 波形 4.7 边沿 T 触发器电路如图题 4.7 所示，设初状态为 0，试根据 CP 波形画 出 Q1、Q2 的波形。 图题 4.7 边沿 T 触发器电路和 CP 波形 4.8 今有主从 JK 触发器和边沿 JK 触发器，均为负跳沿触发，已知其输入 信号如图题 4.8 所示，分别画出它们 Q 端的波形。 J K CP D CP CP Q1 Q2 CP “ 0” J K CP D CP Q1 Q2 CP CP D D “ 0” T Q Q T Q Q CP Q1 Q2 1 2 3 4 CP “ 0” CP J K 主从 Q 边沿 Q