微机几原理旦 马洪兵 hoganma a263.net 6278553162775255(H 谷疑时间:星期一下午 谷疑地点:东主楼9区314
马洪兵 hoganma@263.net 62785531(O), 62775255(H) 答疑时间：星期一下午 答疑地点：东主楼9区314
第二章 Pentium微处理器的体系结构 21计算机体系结构的含义 22 Pentium微处理器的内部结构 23实模式软件体系结构 24保护模式软件体系结构 25浮点部件软件体系结构
第二章 Pentium微处理器的体系结构 2.1 计算机体系结构的含义 2.2 Pentium微处理器的内部结构 2.3 实模式软件体系结构 2.4 保护模式软件体系结构 2.5 浮点部件软件体系结构
2.1计算机体系结构的含义 计算机体系结构= computer architecture (计算机系统结构) 计算机体系结构是程序员所看到的系统的一些属性: 概念性的结构和功能上的表现,这些属性既不同于数 据流和控制的组织,也不同于逻辑设计和物理实现。 Adah.1964 计算机体系结构是连接硬件和软件的一门学科,它研 究的内容不但涉及计算机硬件,也涉及计算机软件
2.1 计算机体系结构的含义 计算机体系结构= computer architecture (计算机系统结构) 计算机体系结构是程序员所看到的系统的一些属性： 概念性的结构和功能上的表现，这些属性既不同于数 据流和控制的组织，也不同于逻辑设计和物理实现。 Amdahl,1964 计算机体系结构是连接硬件和软件的一门学科，它研 究的内容不但涉及计算机硬件，也涉及计算机软件
计算机体系结构与计算机组成 区别在于关心的问题不同: 计算机体系结构关心的是怎样合理地进行软硬 件功能分配,为软件人员提供适用的计算机 计算机组成关心的是怎样合理地实现分配给硬 件的功能和指标,提高性能价格比
计算机体系结构与计算机组成 区别在于关心的问题不同： •计算机体系结构关心的是怎样合理地进行软硬 件功能分配，为软件人员提供适用的计算机 •计算机组成关心的是怎样合理地实现分配给硬 件的功能和指标，提高性能价格比
兼容性 针对系列计算机 要求所有机种间能够保持向上兼容和向后兼容 向上兼容:为某个档次机种编制的软件能够不加修 改地运行在比它高档的机种上 向后兼容:为某个时期生产的机种编制的软件能够 不加修改地运行在它之后生产的机种上 Pentium微处理器的运行模式:实模式、保护模式 兼容性针对(软件)体系结构,非硬件实现
兼容性 针对系列计算机 要求所有机种间能够保持向上兼容和向后兼容 向上兼容：为某个档次机种编制的软件能够不加修 改地运行在比它高档的机种上 向后兼容：为某个时期生产的机种编制的软件能够 不加修改地运行在它之后生产的机种上 兼容性 针对（软件）体系结构，非硬件实现 Pentium微处理器的运行模式：实模式、保护模式
2.2 Pentium微处理器的内部结构 1. Pentium微处理器的外形和封装 1993年开始推出,共生产三代: P5( Pentium60/66)0.81um,5V电压 P54C( Pentium75/90/100/120/133/150/166/200), 0.6um,3.8V电压 P55C( Pentium Mmx166/200/233),0.35um, 28V电压 集成度:310万晶体管/片
2.2 Pentium微处理器的内部结构 1. Pentium微处理器的外形和封装 1993年开始推出，共生产三代： •P5(Pentium 60/66) 0.8m, 5V电压 •P54C(Pentium 75/90/100/120/133/150/166/200), 0.6m, 3.8V电压 •P55C(Pentium MMX 166/200/233), 0.35m, 2.8V电压 集成度：310万晶体管/片
pentium 150 MHz pentium ODINTEL 94 o pe uMXMIeeh 采用296引脚的引脚栅格阵列(PGA)陶瓷封装技术
采用296引脚的引脚栅格阵列（PGA）陶瓷封装技术
2. Pentium微处理器的功能结构 分支目标预取 8KB代码 缓冲器 Cache 256 预取缓冲存储器 指令指针 控制 位 转移校验 数据总线总 目标地址 控制部件 36位 地址总线 线 分页 部件 也址生成地址生成 浮点部件 控制 (U流水线)(U流水线) 控制 整数寄存器组 寄存器组 ALU ALU 加法器 (U流水线)(U流水线) 筒型移位器 64位读总线 80 32位地址总线 8KB数据 TLB
2. Pentium微处理器的功能结构 预取缓冲存储器 指令译码 256 控制 ROM 控制部件 地址生成 (U流水线) 地址生成 (U流水线) 整数寄存器组 ALU (U流水线) ALU (U流水线) 筒型移位器 8KB数据 Cache 浮点部件 控制 寄存器组 加法器 除法器 乘法器 80 80 8KB代码 Cache 分支目标 缓冲器 预取 地址 指令指针 转移校验 和 目标地址 分页 部件 32 32 32 32 32 32 总 线 部 件 64 64位读总线 64位 数据总线 36位 地址总线 控制 TLB TLB 32位地址总线
3超标量与流水线 ①超标量和流水线的概念 超标量:配置多个执行部件和指令译码电路,能同 时执行多条指令。 Pentium由三个执行单元组织而成,一个执行浮点指 令,另两个执行整型指令(U流水线和V流水线), 这意味着 Pentium同时可以执三条指令 超标量
3. 超标量与流水线 ① 超标量和流水线的概念 超标量：配置多个执行部件和指令译码电路，能同 时执行多条指令。 Pentium由三个执行单元组织而成，一个执行浮点指 令，另两个执行整型指令（U流水线和V流水线）， 这意味着Pentium同时可以执三条指令 超标量
流水线:在CPU中把一条指令分解成多个可单独处 理的操作,使每个操作在一个专门的硬件站( stage) 上执行,这样一条指令需要顺序地经过流水线中多 个站的处理才能完成,但是前后相连的几条指令可 以依次流入流水线中,在多个站间重叠执行,因此 可以实现指令的并行处理。 80486的指令分PF、D、D2、EX、WB五个操作步骤 2345678 时间 i1 PF DI D2 EX WB 12 PF DI D2 EX WB PF DI D2 EX WB PF DI D2 EX WB
流水线：在CPU中把一条指令分解成多个可单独处 理的操作，使每个操作在一个专门的硬件站（stage） 上执行，这样一条指令需要顺序地经过流水线中多 个站的处理才能完成，但是前后相连的几条指令可 以依次流入流水线中，在多个站间重叠执行，因此 可以实现指令的并行处理。 80486的指令分PF、D1、D2、EX、WB五个操作步骤 0 1 2 3 4 5 6 7 8 时间 i1 PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB PF D1 D2 EX WB i2 i3 i4
